УДК 004.021 Active-HDL environment UDC 004.021 Verilog language alignment difference arithmetic multi‑row codes carry organization code ordering computation process convolution operation model coverage; efficiency digit slice digital device modeling floating-point adders flowchart hardware cost macro operations method; decision tree; characteristic vector; reduction of the coverage table; assessment of the complexity of the procedure operational element processed bit domain sorting algorithm timing diagrams аппаратные затраты арифметические многорядные коды временные диаграммы выравнивающая разность вычислительный процесс дерево решения дерево рішення ефективність