Search Results - Shapo, F. S.
- Showing 1 - 2 results of 2
-
1
Модель сумматора с параллельным выполнением микроопераций by Paulin, O. N., Shapo, F. S., Sinegub, N. I.
Published 2005Get full text
Article -
2
Search Tools:
Related Subjects
Active-HDL environment
Verilog language
floating-point adders
timing diagrams
временные диаграммы
среда Active-HDL
суммирующие устройства чисел с плавающей запятой
alignment difference
digital device modeling
hardware cost
modeling
аппаратные затраты
выравнивающая разность
моделирование
моделирование цифровых устройств
язык VERILOG
язык Verilog