Suchergebnisse - Shapo, F. S.
- Treffer 1 - 1 von 1
-
1
Проектирование сумматоров в среде Active-HDL с предварительным анализом характеристик von Paulin, O. N., Shapo, F. S., Sinegub, N. I., Poleschuk, S. O.
Veröffentlicht 2007Volltext
Artikel
Suchwerkzeuge:
Ähnliche Schlagworte
Active-HDL environment
Verilog language
alignment difference
digital device modeling
floating-point adders
hardware cost
timing diagrams
аппаратные затраты
временные диаграммы
выравнивающая разность
моделирование цифровых устройств
среда Active-HDL
суммирующие устройства чисел с плавающей запятой
язык VERILOG