Treffer
1 - 2
von
2
Weiter zum Inhalt
Login
Sprache
English
Deutsch
Українська
Харвестер відкритої науки НАН України
Alle Felder
Titel
Zeitschriftentitel
Verfasser
Schlagwort
Beschreibung
Tag
Full text
Suchen
Erweitert
Verfasser
Shapo, F. S.
Suchergebnisse - Shapo, F. S.
Treffer
1 - 2
von
2
Treffer weiter einschränken
Sortieren
Relevanz
Nach Datum, absteigend
Nach Datum, aufsteigend
Signatur
Verfasser
Titel
E-Mail
Export
Drucken
bulk_save_button
select_all_on_page
Bitte wählen Sie die Treffernummer 1
1
Модель сумматора с параллельным выполнением микроопераций
von
Paulin, O. N.
,
Shapo, F. S.
,
Sinegub, N. I.
Veröffentlicht 2005
Volltext
Artikel
standalone_record_link
Zu den Favoriten
Gespeichert in:
Bitte wählen Sie die Treffernummer 2
2
Проектирование сумматоров в среде Active-HDL с предварительным анализом характеристик
von
Paulin, O. N.
,
Shapo, F. S.
,
Sinegub, N. I.
,
Poleschuk, S. O.
Veröffentlicht 2007
Volltext
Artikel
standalone_record_link
Zu den Favoriten
Gespeichert in:
E-Mail
Export
Drucken
bulk_save_button
select_all_on_page
Suchwerkzeuge:
RSS-Feed abonnieren
Diese Suche als E-Mail versenden
Ähnliche Schlagworte
Active-HDL environment
Verilog language
floating-point adders
timing diagrams
временные диаграммы
среда Active-HDL
суммирующие устройства чисел с плавающей запятой
alignment difference
digital device modeling
hardware cost
modeling
аппаратные затраты
выравнивающая разность
моделирование
моделирование цифровых устройств
язык VERILOG
язык Verilog
