2025-02-23T15:38:27-05:00 DEBUG: VuFindSearch\Backend\Solr\Connector: Query fl=%2A&wt=json&json.nl=arrarr&q=id%3A%22irk-123456789-122841%22&qt=morelikethis&rows=5
2025-02-23T15:38:27-05:00 DEBUG: VuFindSearch\Backend\Solr\Connector: => GET http://localhost:8983/solr/biblio/select?fl=%2A&wt=json&json.nl=arrarr&q=id%3A%22irk-123456789-122841%22&qt=morelikethis&rows=5
2025-02-23T15:38:27-05:00 DEBUG: VuFindSearch\Backend\Solr\Connector: <= 200 OK
2025-02-23T15:38:27-05:00 DEBUG: Deserialized SOLR response

Синтез совмещенного микропрограммного автомата в базисе FPGA

Предложен метод синтеза совмещенного микропрограммного автомата (МПА) в базисе СБИС типа FPGA. Схема автомата реализуется на встроенных блоках памяти.

Saved in:
Bibliographic Details
Main Authors: Баркалов, А.А., Титаренко, Л.А., Визор, Я.Е., Матвиенко, А.В.
Format: Article
Language:Russian
Published: Інститут кібернетики ім. В.М. Глушкова НАН України 2015
Series:Комп’ютерні засоби, мережі та системи
Online Access:http://dspace.nbuv.gov.ua/handle/123456789/122841
Tags: Add Tag
No Tags, Be the first to tag this record!
id irk-123456789-122841
record_format dspace
spelling irk-123456789-1228412017-07-22T03:03:29Z Синтез совмещенного микропрограммного автомата в базисе FPGA Баркалов, А.А. Титаренко, Л.А. Визор, Я.Е. Матвиенко, А.В. Предложен метод синтеза совмещенного микропрограммного автомата (МПА) в базисе СБИС типа FPGA. Схема автомата реализуется на встроенных блоках памяти. Запропоновано метод синтезу суміщеного мікропрограмного автомата в базисі НВІС типу FPGA. Схема автомата реалізується на вбудованих блоках пам'яті. The method for synthesis of combined finite state machine (FSM) using field-programmable logic arrays is proposed. The FSM circuit is implemented with embedded memory blocks (EMBs). 2015 Article Синтез совмещенного микропрограммного автомата в базисе FPGA / А.А. Баркалов, Л.А. Титаренко, Я.Е. Визор, А.В. Матвиенко // Комп’ютерні засоби, мережі та системи. — 2015. — № 14. — С. 32-39. — Бібліогр.: 14 назв. — рос. 1817-9908 http://dspace.nbuv.gov.ua/handle/123456789/122841 004.274 ru Комп’ютерні засоби, мережі та системи Інститут кібернетики ім. В.М. Глушкова НАН України
institution Digital Library of Periodicals of National Academy of Sciences of Ukraine
collection DSpace DC
language Russian
description Предложен метод синтеза совмещенного микропрограммного автомата (МПА) в базисе СБИС типа FPGA. Схема автомата реализуется на встроенных блоках памяти.
format Article
author Баркалов, А.А.
Титаренко, Л.А.
Визор, Я.Е.
Матвиенко, А.В.
spellingShingle Баркалов, А.А.
Титаренко, Л.А.
Визор, Я.Е.
Матвиенко, А.В.
Синтез совмещенного микропрограммного автомата в базисе FPGA
Комп’ютерні засоби, мережі та системи
author_facet Баркалов, А.А.
Титаренко, Л.А.
Визор, Я.Е.
Матвиенко, А.В.
author_sort Баркалов, А.А.
title Синтез совмещенного микропрограммного автомата в базисе FPGA
title_short Синтез совмещенного микропрограммного автомата в базисе FPGA
title_full Синтез совмещенного микропрограммного автомата в базисе FPGA
title_fullStr Синтез совмещенного микропрограммного автомата в базисе FPGA
title_full_unstemmed Синтез совмещенного микропрограммного автомата в базисе FPGA
title_sort синтез совмещенного микропрограммного автомата в базисе fpga
publisher Інститут кібернетики ім. В.М. Глушкова НАН України
publishDate 2015
url http://dspace.nbuv.gov.ua/handle/123456789/122841
citation_txt Синтез совмещенного микропрограммного автомата в базисе FPGA / А.А. Баркалов, Л.А. Титаренко, Я.Е. Визор, А.В. Матвиенко // Комп’ютерні засоби, мережі та системи. — 2015. — № 14. — С. 32-39. — Бібліогр.: 14 назв. — рос.
series Комп’ютерні засоби, мережі та системи
work_keys_str_mv AT barkalovaa sintezsovmeŝennogomikroprogrammnogoavtomatavbazisefpga
AT titarenkola sintezsovmeŝennogomikroprogrammnogoavtomatavbazisefpga
AT vizorâe sintezsovmeŝennogomikroprogrammnogoavtomatavbazisefpga
AT matvienkoav sintezsovmeŝennogomikroprogrammnogoavtomatavbazisefpga
first_indexed 2023-10-18T20:42:44Z
last_indexed 2023-10-18T20:42:44Z
_version_ 1796150913348403200