Построение компактных тестов для функциональной верификации VHDL-описаний конечных автоматов

Построение компактных тестов для функциональной верификации VHDL-описаний конечных автоматов

Разработана программа, позволяющая по полученной в результате моделирования последовательности состояний автомата строить ориентированный граф переходов автомата и находить покрытие всех дуг. Входные тестовые наборы, соответствующие дугам, вошедшим в покрытие, будут образовывать тест для функциональ...

Повний опис

Збережено в:
Бібліографічні деталі
Дата:2017
Автори: Бибило, П.Н., Романов, В.И.
Формат: Стаття
Мова:Russian
Опубліковано: Міжнародний науково-навчальний центр інформаційних технологій і систем НАН та МОН України 2017
Назва видання:Управляющие системы и машины
Теми:
Технические средства информатики
Онлайн доступ:http://dspace.nbuv.gov.ua/handle/123456789/124949
Теги: Додати тег
Немає тегів, Будьте першим, хто поставить тег для цього запису!
Назва журналу:Digital Library of Periodicals of National Academy of Sciences of Ukraine
Цитувати:Построение компактных тестов для функциональной верификации VHDL-описаний конечных автоматов / П.Н. Бибило, В.И. Романов // Управляющие системы и машины. — 2017. — № 1. — С. 35-45. — Бібліогр.: 13 назв. — рос.

Репозитарії

Digital Library of Periodicals of National Academy of Sciences of Ukraine
id irk-123456789-124949
record_format dspace
spelling irk-123456789-1249492017-10-13T03:03:17Z Построение компактных тестов для функциональной верификации VHDL-описаний конечных автоматов Бибило, П.Н. Романов, В.И. Технические средства информатики Разработана программа, позволяющая по полученной в результате моделирования последовательности состояний автомата строить ориентированный граф переходов автомата и находить покрытие всех дуг. Входные тестовые наборы, соответствующие дугам, вошедшим в покрытие, будут образовывать тест для функциональной верификации. Розроблено програму, яка дозволяє за отриманою в результаті моделювання послідовністю станів автомата будувати орієнтовний граф переходів автомата і знаходити покриття всіх дуг. Вхідні тестові набори, відповідні дугам, які увійшли в покриття, створюватимуть тест для функціональної верифікації. A correct VHDL-description of a finite state machine (FSM) is given. It is necessary to construct a test Tsrc for functional verification by simulation that will check the performance of all the available transitions between internal states of the FSM. The selection of FSM internal states from VHDL-description and the construction of the transition graph is a nontrivial task. In fact, it is necessary to automate the process of constructing a mathematical model of FSM in form of graph of transitions by analysis VHDL-program of FSM. To solve the problem we suggest an approach for obtaining an approximate solution based on simulation of VHDL-description of the FSM on the pseudo-random test Tsrc; selection from the test Tsrc some test kits, which will be included in the target test Tres. A program that allows constructing a directed graph of FSM transitions and finding coverage of all arcs on the base of the simulation results is developed. The input test kits corresponding to the arcs, which are in the coverage, make a test for the functional verification. An experimental research of the method of constructing compact tests for the verification of VHDLmodels of FSM on standard examples is performed. 2017 Article Построение компактных тестов для функциональной верификации VHDL-описаний конечных автоматов / П.Н. Бибило, В.И. Романов // Управляющие системы и машины. — 2017. — № 1. — С. 35-45. — Бібліогр.: 13 назв. — рос. 0130-5395 http://dspace.nbuv.gov.ua/handle/123456789/124949 004.3 ru Управляющие системы и машины Міжнародний науково-навчальний центр інформаційних технологій і систем НАН та МОН України
institution Digital Library of Periodicals of National Academy of Sciences of Ukraine
collection DSpace DC
language Russian
topic Технические средства информатики
Технические средства информатики
spellingShingle Технические средства информатики
Технические средства информатики
Бибило, П.Н.
Романов, В.И.
Построение компактных тестов для функциональной верификации VHDL-описаний конечных автоматов
Управляющие системы и машины
description Разработана программа, позволяющая по полученной в результате моделирования последовательности состояний автомата строить ориентированный граф переходов автомата и находить покрытие всех дуг. Входные тестовые наборы, соответствующие дугам, вошедшим в покрытие, будут образовывать тест для функциональной верификации.
format Article
author Бибило, П.Н.
Романов, В.И.
author_facet Бибило, П.Н.
Романов, В.И.
author_sort Бибило, П.Н.
title Построение компактных тестов для функциональной верификации VHDL-описаний конечных автоматов
title_short Построение компактных тестов для функциональной верификации VHDL-описаний конечных автоматов
title_full Построение компактных тестов для функциональной верификации VHDL-описаний конечных автоматов
title_fullStr Построение компактных тестов для функциональной верификации VHDL-описаний конечных автоматов
title_full_unstemmed Построение компактных тестов для функциональной верификации VHDL-описаний конечных автоматов
title_sort построение компактных тестов для функциональной верификации vhdl-описаний конечных автоматов
publisher Міжнародний науково-навчальний центр інформаційних технологій і систем НАН та МОН України
publishDate 2017
topic_facet Технические средства информатики
url http://dspace.nbuv.gov.ua/handle/123456789/124949
citation_txt Построение компактных тестов для функциональной верификации VHDL-описаний конечных автоматов / П.Н. Бибило, В.И. Романов // Управляющие системы и машины. — 2017. — № 1. — С. 35-45. — Бібліогр.: 13 назв. — рос.
series Управляющие системы и машины
work_keys_str_mv AT bibilopn postroeniekompaktnyhtestovdlâfunkcionalʹnojverifikaciivhdlopisanijkonečnyhavtomatov
AT romanovvi postroeniekompaktnyhtestovdlâfunkcionalʹnojverifikaciivhdlopisanijkonečnyhavtomatov
first_indexed 2023-10-18T20:47:35Z
last_indexed 2023-10-18T20:47:35Z
_version_ 1796151121379590144

Схожі ресурси