Оптимізація композиційного мікропрограмного пристрою управління з елементарними ланцюгами
Запропоновано метод зменшення апаратурних витрат у схемі композиційного мікропрограмного пристрою управління (КМПУ), що реалізується в базисі FPGA. Метод заснований на перетворенні адрес мікрокоманд на коди виходів елементарних лінійних операторних ланцюгів (ЕЛОЛ). Для оптимізації схеми КМПУ множина...
Збережено в:
| Дата: | 2021 |
|---|---|
| Автори: | , , , |
| Формат: | Стаття |
| Мова: | Ukrainian |
| Опубліковано: |
Міжнародний науково-навчальний центр інформаційних технологій і систем НАН та МОН України
2021
|
| Назва видання: | Control systems & computers |
| Теми: | |
| Онлайн доступ: | http://dspace.nbuv.gov.ua/handle/123456789/181261 |
| Теги: |
Додати тег
Немає тегів, Будьте першим, хто поставить тег для цього запису!
|
| Назва журналу: | Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| Цитувати: | Оптимізація композиційного мікропрограмного пристрою управління з елементарними ланцюгами / О.О. Баркалов, Л.О. Тітаренко, О.М. Головін, О.В. Матвієнко // Control systems & computers. — 2021. — № 2-3. — С. 40-51. — Бібліогр.: 24 назв. — укр. |
Репозитарії
Digital Library of Periodicals of National Academy of Sciences of Ukraine| Резюме: | Запропоновано метод зменшення апаратурних витрат у схемі композиційного мікропрограмного пристрою управління (КМПУ), що реалізується в базисі FPGA. Метод заснований на перетворенні адрес мікрокоманд на коди виходів елементарних лінійних операторних ланцюгів (ЕЛОЛ). Для оптимізації схеми КМПУ множина ЕЛОЛ розбивається на класи. Розбиття здійснюється так, що блок адресації мікрокоманд має точно два рівня елементів табличного типу. Пам'ять управління КМПУ реалізується на вбудованих блоках пам'яті. У роботі розглянуто приклад синтезу схеми КМПУ і виконано аналіз запропонованого методу. |
|---|