Методика аппаратно-программной реализации адаптивного нейросетевого ПИД-регулятора на FPGA-кристалле
Запропоновано методику апаратно-програмної реалізації адаптивного нейромережевого ПІД-регулятора на FPGA-кристалі. Наведено покроковий алгоритм синтезу такого регулятора, представлено його модель в System Generator for DSP та виконано розрахунки оптимальності розрядної сітки даних, що забезпечують п...
Збережено в:
| Дата: | 2011 |
|---|---|
| Автори: | , , , |
| Формат: | Стаття |
| Мова: | Russian |
| Опубліковано: |
Інститут кібернетики ім. В.М. Глушкова НАН України
2011
|
| Назва видання: | Проблемы управления и информатики |
| Теми: | |
| Онлайн доступ: | https://nasplib.isofts.kiev.ua/handle/123456789/207302 |
| Теги: |
Додати тег
Немає тегів, Будьте першим, хто поставить тег для цього запису!
|
| Назва журналу: | Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| Цитувати: | Методика аппаратно-программной реализации адаптивного нейросетевого ПИД-регулятора на FPGA-кристалле / П.И. Кравец, Т.И. Лукина, В.А. Жеребко, В.Н. Шимкович // Проблемы управления и информатики. — 2011. — № 2. — С. 130–136. — Бібліогр.: 8 назв. — рос. |
Репозитарії
Digital Library of Periodicals of National Academy of Sciences of Ukraine| Резюме: | Запропоновано методику апаратно-програмної реалізації адаптивного нейромережевого ПІД-регулятора на FPGA-кристалі. Наведено покроковий алгоритм синтезу такого регулятора, представлено його модель в System Generator for DSP та виконано розрахунки оптимальності розрядної сітки даних, що забезпечують правильність функціонування ПІД-регулятора. |
|---|