Оптимизация логической схемы автомата мура на FPGA
Предлагается метод оптимизации аппаратурных затрат в схеме автомата Мура. Метод основан на представлении схемы формирования микроопераций в виде композиции двух схем....
Збережено в:
| Дата: | 2011 |
|---|---|
| Автори: | , , |
| Формат: | Стаття |
| Мова: | Russian |
| Опубліковано: |
Інститут кібернетики ім. В.М. Глушкова НАН України
2011
|
| Назва видання: | Комп’ютерні засоби, мережі та системи |
| Онлайн доступ: | http://dspace.nbuv.gov.ua/handle/123456789/46449 |
| Теги: |
Додати тег
Немає тегів, Будьте першим, хто поставить тег для цього запису!
|
| Назва журналу: | Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| Цитувати: | Оптимизация логической схемы автомата мура на FPGA / А.А. Баркалов, А.В. Матвиенко, С.А. Цололо // Комп’ютерні засоби, мережі та системи. — 2011. — № 10. — С. 22-29. — Бібліогр.: 7 назв. — рос. |
Репозитарії
Digital Library of Periodicals of National Academy of Sciences of Ukraine| id |
irk-123456789-46449 |
|---|---|
| record_format |
dspace |
| spelling |
irk-123456789-464492013-07-01T03:22:13Z Оптимизация логической схемы автомата мура на FPGA Баркалов, А.А. Матвиенко, А.В. Цололо, С.А. Предлагается метод оптимизации аппаратурных затрат в схеме автомата Мура. Метод основан на представлении схемы формирования микроопераций в виде композиции двух схем. Запропоновано метод зменшення витрат апаратури в схемі автомата Мура. Метод базується на представленні схеми формування мікрооперацій у вигляді композиції двох схем. The method of optimization of hardware amount in logic circuit of Moore finite-state-machine is proposed. The method is based on representation of microoperations formation circuit as composition of two circuits. 2011 Article Оптимизация логической схемы автомата мура на FPGA / А.А. Баркалов, А.В. Матвиенко, С.А. Цололо // Комп’ютерні засоби, мережі та системи. — 2011. — № 10. — С. 22-29. — Бібліогр.: 7 назв. — рос. 1817-9908 http://dspace.nbuv.gov.ua/handle/123456789/46449 004.274 ru Комп’ютерні засоби, мережі та системи Інститут кібернетики ім. В.М. Глушкова НАН України |
| institution |
Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| collection |
DSpace DC |
| language |
Russian |
| description |
Предлагается метод оптимизации аппаратурных затрат в схеме автомата Мура. Метод основан на представлении схемы формирования микроопераций в виде композиции двух схем. |
| format |
Article |
| author |
Баркалов, А.А. Матвиенко, А.В. Цололо, С.А. |
| spellingShingle |
Баркалов, А.А. Матвиенко, А.В. Цололо, С.А. Оптимизация логической схемы автомата мура на FPGA Комп’ютерні засоби, мережі та системи |
| author_facet |
Баркалов, А.А. Матвиенко, А.В. Цололо, С.А. |
| author_sort |
Баркалов, А.А. |
| title |
Оптимизация логической схемы автомата мура на FPGA |
| title_short |
Оптимизация логической схемы автомата мура на FPGA |
| title_full |
Оптимизация логической схемы автомата мура на FPGA |
| title_fullStr |
Оптимизация логической схемы автомата мура на FPGA |
| title_full_unstemmed |
Оптимизация логической схемы автомата мура на FPGA |
| title_sort |
оптимизация логической схемы автомата мура на fpga |
| publisher |
Інститут кібернетики ім. В.М. Глушкова НАН України |
| publishDate |
2011 |
| url |
http://dspace.nbuv.gov.ua/handle/123456789/46449 |
| citation_txt |
Оптимизация логической схемы автомата мура на FPGA / А.А. Баркалов, А.В. Матвиенко, С.А. Цололо // Комп’ютерні засоби, мережі та системи. — 2011. — № 10. — С. 22-29. — Бібліогр.: 7 назв. — рос. |
| series |
Комп’ютерні засоби, мережі та системи |
| work_keys_str_mv |
AT barkalovaa optimizaciâlogičeskojshemyavtomatamuranafpga AT matvienkoav optimizaciâlogičeskojshemyavtomatamuranafpga AT cololosa optimizaciâlogičeskojshemyavtomatamuranafpga |
| first_indexed |
2023-10-18T18:05:11Z |
| last_indexed |
2023-10-18T18:05:11Z |
| _version_ |
1796143273942712320 |