Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL
Предложена структурная реализация 32-разрядного модуля деления с плавающей точкой, соответствующего стандарту IEEE-754, в элементном базисе ПЛИС типа FPGA фирмы Xilinx, выполненная путем поведенческого описания алгоритма на языке VHDL. Реализована проверка функционирования модуля деления метод...
Збережено в:
| Дата: | 2005 |
|---|---|
| Автори: | , , |
| Формат: | Стаття |
| Мова: | Russian |
| Опубліковано: |
Інститут проблем математичних машин і систем НАН України
2005
|
| Назва видання: | Математичні машини і системи |
| Теми: | |
| Онлайн доступ: | http://dspace.nbuv.gov.ua/handle/123456789/58447 |
| Теги: |
Додати тег
Немає тегів, Будьте першим, хто поставить тег для цього запису!
|
| Назва журналу: | Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| Цитувати: | Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL / В.Н. Опанасенко, В.Г. Сахарин, А.Н. Лисовый // Мат. машини і системи. — 2005. — № 3. — С. 17-23. — Бібліогр.: 10 назв. — рос. |
Репозитарії
Digital Library of Periodicals of National Academy of Sciences of Ukraine| Резюме: | Предложена структурная реализация 32-разрядного модуля деления с плавающей точкой,
соответствующего стандарту IEEE-754, в элементном базисе ПЛИС типа FPGA фирмы Xilinx,
выполненная путем поведенческого описания алгоритма на языке VHDL. Реализована проверка
функционирования модуля деления методом моделирования в системе ModelSim Xilinx Edition–MXE II с
помощью проверочного стенда, выполненного средствами схематического редактора Engineering Capture
System (ECS) и HDL-редактора, входящих в состав системы Xilinx ISE Foundation. |
|---|