2025-02-23T06:30:30-05:00 DEBUG: VuFindSearch\Backend\Solr\Connector: Query fl=%2A&wt=json&json.nl=arrarr&q=id%3A%22irk-123456789-82869%22&qt=morelikethis&rows=5
2025-02-23T06:30:30-05:00 DEBUG: VuFindSearch\Backend\Solr\Connector: => GET http://localhost:8983/solr/biblio/select?fl=%2A&wt=json&json.nl=arrarr&q=id%3A%22irk-123456789-82869%22&qt=morelikethis&rows=5
2025-02-23T06:30:30-05:00 DEBUG: VuFindSearch\Backend\Solr\Connector: <= 200 OK
2025-02-23T06:30:30-05:00 DEBUG: Deserialized SOLR response
Нахождение теста для режима максимального энергопотребления комбинационной схемы
Предложены формализация задачи и алгоритм нахождения тестовых векторов, обеспечивающих режим максимального энергопотребления комбинационной логической схемы, синтезированной в базисе проектирования заказной КМОП СБИС....
Saved in:
Main Author: | Бибило, П.Н. |
---|---|
Format: | Article |
Language: | Russian |
Published: |
Міжнародний науково-навчальний центр інформаційних технологій і систем НАН та МОН України
2010
|
Series: | Управляющие системы и машины |
Subjects: | |
Online Access: | http://dspace.nbuv.gov.ua/handle/123456789/82869 |
Tags: |
Add Tag
No Tags, Be the first to tag this record!
|
Similar Items
2025-02-23T06:30:30-05:00 DEBUG: VuFindSearch\Backend\Solr\Connector: Query fl=%2A&rows=40&rows=5&wt=json&json.nl=arrarr&q=id%3A%22irk-123456789-82869%22&qt=morelikethis
2025-02-23T06:30:30-05:00 DEBUG: VuFindSearch\Backend\Solr\Connector: => GET http://localhost:8983/solr/biblio/select?fl=%2A&rows=40&rows=5&wt=json&json.nl=arrarr&q=id%3A%22irk-123456789-82869%22&qt=morelikethis
2025-02-23T06:30:30-05:00 DEBUG: VuFindSearch\Backend\Solr\Connector: <= 200 OK
2025-02-23T06:30:30-05:00 DEBUG: Deserialized SOLR response
Similar Items
-
Оценка энергопотребления комбинационных КМОП-схем на основе логического моделирования с учетом временных задержек элементов
by: Бибило, П.Н., et al.
Published: (2014) -
Применение конвейеризации для увеличения быстродействия логических схем
by: Бибило, П.Н., et al.
Published: (2013) -
Построение компактных тестов для функциональной верификации VHDL-описаний конечных автоматов
by: Бибило, П.Н., et al.
Published: (2017) -
Оптимизация матричной схемы микропрограммного автомата Мура
by: Баркалов, А.А., et al.
Published: (2012) -
Уменьшение максимального количества существенных входных переменных в микропрограммном автомате с операционным автоматом переходов
by: Бабаков, Р.М., et al.
Published: (2018)