2025-02-23T06:05:31-05:00 DEBUG: VuFindSearch\Backend\Solr\Connector: Query fl=%2A&wt=json&json.nl=arrarr&q=id%3A%22irk-123456789-83082%22&qt=morelikethis&rows=5

2025-02-23T06:05:31-05:00 DEBUG: VuFindSearch\Backend\Solr\Connector: => GET http://localhost:8983/solr/biblio/select?fl=%2A&wt=json&json.nl=arrarr&q=id%3A%22irk-123456789-83082%22&qt=morelikethis&rows=5

2025-02-23T06:05:31-05:00 DEBUG: VuFindSearch\Backend\Solr\Connector: <= 200 OK

2025-02-23T06:05:31-05:00 DEBUG: Deserialized SOLR response

Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем

Рассмотрена проблема топологической оптимизации заказных СБИС. Подход заключается в разбиении задачи на две взаимосвязанные подзадачи, решение которых позволяет минимизировать площадь цифровой схемой на кристалле СБИС, занимаемой каждым из блоков цифровой схемы, имеющих регулярную структуру, и путем...

Full description

Saved in:

Bibliographic Details
Main Authors:	Черемисинова, Л.Д., Базилевич, Р.П., Логинова, И.П., Щербюк, И.Ф., Базилевич, Л.В.
Format:	Article
Language:	Russian
Published:	Міжнародний науково-навчальний центр інформаційних технологій і систем НАН та МОН України 2012
Series:	Управляющие системы и машины
Subjects:	Технические средства информатики
Online Access:	http://dspace.nbuv.gov.ua/handle/123456789/83082
Tags:	Add Tag No Tags, Be the first to tag this record!

id	irk-123456789-83082
record_format	dspace
spelling	irk-123456789-830822015-06-15T03:01:52Z Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем Черемисинова, Л.Д. Базилевич, Р.П. Логинова, И.П. Щербюк, И.Ф. Базилевич, Л.В. Технические средства информатики Рассмотрена проблема топологической оптимизации заказных СБИС. Подход заключается в разбиении задачи на две взаимосвязанные подзадачи, решение которых позволяет минимизировать площадь цифровой схемой на кристалле СБИС, занимаемой каждым из блоков цифровой схемы, имеющих регулярную структуру, и путем эффективного размещения макроэлементов. The problem of the topology optimization of custom VLSI is considered. The approach consists in dividing the problem into two interrelated subproblems, whose solution allows to minimize the area of a digital circuit on a VLSI, occupied by each block of the digital circuits with a regular structure, and by efficient macroelements’ placement. Розглянуто проблему топологічної оптимізації замовних НВІС. Підхід полягає в розбитті задачі на дві взаємопов'язані підзадачі, розв’язання яких дозволяє мінімізувати площу цифрової схеми на кристалі НВІС, яка зайнята кожним з блоків цифрової схеми, які мають регулярну структуру, і шляхом ефективного розміщення макроелементів. 2012 Article Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем / Л.Д. Черемисинова, Р.П. Базилевич, И.П. Логинова, И.Ф. Щербюк, Л.В. Базилевич // Управляющие системы и машины. — 2012. — № 4. — С. 42-50. — Бібліогр.: 30 назв. — рос. 0130-5395 http://dspace.nbuv.gov.ua/handle/123456789/83082 519.714.5 ru Управляющие системы и машины Міжнародний науково-навчальний центр інформаційних технологій і систем НАН та МОН України
institution	Digital Library of Periodicals of National Academy of Sciences of Ukraine
collection	DSpace DC
language	Russian
topic	Технические средства информатики Технические средства информатики
spellingShingle	Технические средства информатики Технические средства информатики Черемисинова, Л.Д. Базилевич, Р.П. Логинова, И.П. Щербюк, И.Ф. Базилевич, Л.В. Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем Управляющие системы и машины
description	Рассмотрена проблема топологической оптимизации заказных СБИС. Подход заключается в разбиении задачи на две взаимосвязанные подзадачи, решение которых позволяет минимизировать площадь цифровой схемой на кристалле СБИС, занимаемой каждым из блоков цифровой схемы, имеющих регулярную структуру, и путем эффективного размещения макроэлементов.
format	Article
author	Черемисинова, Л.Д. Базилевич, Р.П. Логинова, И.П. Щербюк, И.Ф. Базилевич, Л.В.
author_facet	Черемисинова, Л.Д. Базилевич, Р.П. Логинова, И.П. Щербюк, И.Ф. Базилевич, Л.В.
author_sort	Черемисинова, Л.Д.
title	Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем
title_short	Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем
title_full	Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем
title_fullStr	Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем
title_full_unstemmed	Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем
title_sort	минимизация площади заказных сбис на этапе топологического проектирования цифровых схем
publisher	Міжнародний науково-навчальний центр інформаційних технологій і систем НАН та МОН України
publishDate	2012
topic_facet	Технические средства информатики
url	http://dspace.nbuv.gov.ua/handle/123456789/83082
citation_txt	Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем / Л.Д. Черемисинова, Р.П. Базилевич, И.П. Логинова, И.Ф. Щербюк, Л.В. Базилевич // Управляющие системы и машины. — 2012. — № 4. — С. 42-50. — Бібліогр.: 30 назв. — рос.
series	Управляющие системы и машины
work_keys_str_mv	AT čeremisinovald minimizaciâploŝadizakaznyhsbisnaétapetopologičeskogoproektirovaniâcifrovyhshem AT bazilevičrp minimizaciâploŝadizakaznyhsbisnaétapetopologičeskogoproektirovaniâcifrovyhshem AT loginovaip minimizaciâploŝadizakaznyhsbisnaétapetopologičeskogoproektirovaniâcifrovyhshem AT ŝerbûkif minimizaciâploŝadizakaznyhsbisnaétapetopologičeskogoproektirovaniâcifrovyhshem AT bazilevičlv minimizaciâploŝadizakaznyhsbisnaétapetopologičeskogoproektirovaniâcifrovyhshem
first_indexed	2023-10-18T19:26:01Z
last_indexed	2023-10-18T19:26:01Z
_version_	1796146939563081728

Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем

Similar Items