Charyulu, E. R., & Lal Kishore, K. (2009). Integrated Circuit Delay Analysis for 500 Million Transistors: Parameter Optimization using Taguchi Approach. Электронное моделирование.
Чикаго стиль цитування (17-те видання)Charyulu, Evln Ranga, та K. Lal Kishore. "Integrated Circuit Delay Analysis for 500 Million Transistors: Parameter Optimization Using Taguchi Approach." Электронное моделирование 2009.
Стиль цитування MLA (8-ме видання)Charyulu, Evln Ranga, та K. Lal Kishore. "Integrated Circuit Delay Analysis for 500 Million Transistors: Parameter Optimization Using Taguchi Approach." Электронное моделирование, 2009.
Попередження: стилі цитування не завжди правильні на всі 100%.