Charyulu, E. R., & Lal Kishore, K. (2009). Integrated Circuit Delay Analysis for 500 Million Transistors: Parameter Optimization using Taguchi Approach. Электронное моделирование.
Chicago-Zitierstil (17. Ausg.)Charyulu, Evln Ranga, und K. Lal Kishore. "Integrated Circuit Delay Analysis for 500 Million Transistors: Parameter Optimization Using Taguchi Approach." Электронное моделирование 2009.
MLA-Zitierstil (8. Ausg.)Charyulu, Evln Ranga, und K. Lal Kishore. "Integrated Circuit Delay Analysis for 500 Million Transistors: Parameter Optimization Using Taguchi Approach." Электронное моделирование, 2009.
Achtung: Diese Zitate sind unter Umständen nicht zu 100% korrekt.