Иерархическая модель поведения отказоустойчивых многопроцессорных систем в потоке отказов
Предложена модель, являющаяся дальнейшим развитием идеи построения графо-логических моделей, отражающих реакцию отказоустойчивой многопроцессорной системы на появление отказов различной кратности. Особенность предлагаемой модели заключается в том, что она состоит из нескольких графов, расположенных...
Gespeichert in:
| Veröffentlicht in: | Электронное моделирование |
|---|---|
| Datum: | 2008 |
| Hauptverfasser: | , , |
| Format: | Artikel |
| Sprache: | Russian |
| Veröffentlicht: |
Інститут проблем моделювання в енергетиці ім. Г.Є. Пухова НАН України
2008
|
| Schlagworte: | |
| Online Zugang: | https://nasplib.isofts.kiev.ua/handle/123456789/101583 |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| Назва журналу: | Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| Zitieren: | Иерархическая модель поведения отказоустойчивых многопроцессорных систем в потоке отказов / В.А. Романкевич, Е.Р. Потапова, Хедаятоллах Бахтари // Электронное моделирование. — 2008. — Т. 30, № 4. — С. 75-84. — Бібліогр.: 4 назв. — рос. |
Institution
Digital Library of Periodicals of National Academy of Sciences of Ukraine| Zusammenfassung: | Предложена модель, являющаяся дальнейшим развитием идеи построения графо-логических моделей, отражающих реакцию отказоустойчивой многопроцессорной системы на появление отказов различной кратности. Особенность предлагаемой модели заключается в том, что она состоит из нескольких графов, расположенных на разных уровнях иерархии.
Запропоновано модель, що є подальшим розвитком ідеї побудови графо-логічних моделей, які відображують реакцію відмовостійкої багатопроцесорної системи на появу відмов різної кратності. Особливість запропонованої моделі полягає у тому, що вона складається з декількох графів, які розміщуються на різних рівнях ієрархії.
The model is offered which is a subsequent development of a graph logical models construction idea. These models reflects reaction of a failure-resistance multi-processor system for different multiplicity failure occurrence. Peculiarity of offered model is presence of several graphs on different levels of hierarchy.
|
|---|---|
| ISSN: | 0204-3572 |