Реализация схемы совмещенного автомата в базисе FPGA
Предложен метод синтеза совмещенного микропрограммного автомата в базисе СБИС типа FPGA. Метод позволяет получить схему с минимальным числом элементов LUT и блоков EMB. Ключевые слова: совмещенный автомат, FPGA, LUT, EMB Запропоновано метод синтезу суміщеного мікропрограмного автомата, орієнтований...
Gespeichert in:
| Veröffentlicht in: | Комп’ютерні засоби, мережі та системи |
|---|---|
| Datum: | 2016 |
| Hauptverfasser: | , , , |
| Format: | Artikel |
| Sprache: | Russian |
| Veröffentlicht: |
Інститут кібернетики ім. В.М. Глушкова НАН України
2016
|
| Online Zugang: | https://nasplib.isofts.kiev.ua/handle/123456789/122858 |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| Назва журналу: | Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| Zitieren: | Реализация схемы совмещенного автомата в базисе FPGA / А.А. Баркалов, Л.А. Титаренко, Я.Е. Визор, А.В. Матвиенко // Комп’ютерні засоби, мережі та системи.— 2016.— № 15.— С. 10-19.— Бібліогр.: 15 назв.— рос. |
Institution
Digital Library of Periodicals of National Academy of Sciences of Ukraine| id |
nasplib_isofts_kiev_ua-123456789-122858 |
|---|---|
| record_format |
dspace |
| spelling |
Баркалов, А.А. Титаренко, Л.А. Визор, Я.Е. Матвиенко, А.В. 2017-07-21T10:27:38Z 2017-07-21T10:27:38Z 2016 Реализация схемы совмещенного автомата в базисе FPGA / А.А. Баркалов, Л.А. Титаренко, Я.Е. Визор, А.В. Матвиенко // Комп’ютерні засоби, мережі та системи.— 2016.— № 15.— С. 10-19.— Бібліогр.: 15 назв.— рос. 1817-9908 https://nasplib.isofts.kiev.ua/handle/123456789/122858 004.274 Предложен метод синтеза совмещенного микропрограммного автомата в базисе СБИС типа FPGA. Метод позволяет получить схему с минимальным числом элементов LUT и блоков EMB. Ключевые слова: совмещенный автомат, FPGA, LUT, EMB Запропоновано метод синтезу суміщеного мікропрограмного автомата, орієнтований на НВІС типу FPGA. Метод дозволяє отримати схему з мінімальним числом елементів LUT і блоків EMB. The method is proposed for realization of combined microprogrammed automation targeting FPGA. The method allows obtaining a circuit with minimum number of LUTs and EMBs. ru Інститут кібернетики ім. В.М. Глушкова НАН України Комп’ютерні засоби, мережі та системи Реализация схемы совмещенного автомата в базисе FPGA Realization of combined finite state mashine with FPGAs Article published earlier |
| institution |
Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| collection |
DSpace DC |
| title |
Реализация схемы совмещенного автомата в базисе FPGA |
| spellingShingle |
Реализация схемы совмещенного автомата в базисе FPGA Баркалов, А.А. Титаренко, Л.А. Визор, Я.Е. Матвиенко, А.В. |
| title_short |
Реализация схемы совмещенного автомата в базисе FPGA |
| title_full |
Реализация схемы совмещенного автомата в базисе FPGA |
| title_fullStr |
Реализация схемы совмещенного автомата в базисе FPGA |
| title_full_unstemmed |
Реализация схемы совмещенного автомата в базисе FPGA |
| title_sort |
реализация схемы совмещенного автомата в базисе fpga |
| author |
Баркалов, А.А. Титаренко, Л.А. Визор, Я.Е. Матвиенко, А.В. |
| author_facet |
Баркалов, А.А. Титаренко, Л.А. Визор, Я.Е. Матвиенко, А.В. |
| publishDate |
2016 |
| language |
Russian |
| container_title |
Комп’ютерні засоби, мережі та системи |
| publisher |
Інститут кібернетики ім. В.М. Глушкова НАН України |
| format |
Article |
| title_alt |
Realization of combined finite state mashine with FPGAs |
| description |
Предложен метод синтеза совмещенного микропрограммного автомата в базисе СБИС типа FPGA. Метод позволяет получить схему с минимальным числом элементов LUT и блоков EMB. Ключевые слова: совмещенный автомат, FPGA, LUT, EMB
Запропоновано метод синтезу суміщеного мікропрограмного автомата, орієнтований на НВІС типу FPGA. Метод дозволяє отримати схему з мінімальним числом елементів LUT і блоків EMB.
The method is proposed for realization of combined microprogrammed automation targeting FPGA. The method allows obtaining a circuit with minimum number of LUTs and EMBs.
|
| issn |
1817-9908 |
| url |
https://nasplib.isofts.kiev.ua/handle/123456789/122858 |
| citation_txt |
Реализация схемы совмещенного автомата в базисе FPGA / А.А. Баркалов, Л.А. Титаренко, Я.Е. Визор, А.В. Матвиенко // Комп’ютерні засоби, мережі та системи.— 2016.— № 15.— С. 10-19.— Бібліогр.: 15 назв.— рос. |
| work_keys_str_mv |
AT barkalovaa realizaciâshemysovmeŝennogoavtomatavbazisefpga AT titarenkola realizaciâshemysovmeŝennogoavtomatavbazisefpga AT vizorâe realizaciâshemysovmeŝennogoavtomatavbazisefpga AT matvienkoav realizaciâshemysovmeŝennogoavtomatavbazisefpga AT barkalovaa realizationofcombinedfinitestatemashinewithfpgas AT titarenkola realizationofcombinedfinitestatemashinewithfpgas AT vizorâe realizationofcombinedfinitestatemashinewithfpgas AT matvienkoav realizationofcombinedfinitestatemashinewithfpgas |
| first_indexed |
2025-12-07T13:24:30Z |
| last_indexed |
2025-12-07T13:24:30Z |
| _version_ |
1850856041570369536 |