Тестирование и верификация HDL-моделей цифровых систем на кристаллах

Предложена технология тестирования и верификации цифровых систем для диагностирования и исправления ошибок HDL-моделей, основанная на совместном использовании механизма (системы) ассерций и тестопригодного проектирования. Представлена универсальная модель программного компонента в виде транзакционно...

Full description

Saved in:
Bibliographic Details
Date:2010
Main Authors: Хаханов, В.И., Хаханова, И.В., Литвинова, Е.И., Гузь, О.А.
Format: Article
Language:Russian
Published: Інститут проблем моделювання в енергетиці ім. Г.Є. Пухова НАН України 2010
Subjects:
Online Access:https://nasplib.isofts.kiev.ua/handle/123456789/12810
Tags: Add Tag
No Tags, Be the first to tag this record!
Journal Title:Digital Library of Periodicals of National Academy of Sciences of Ukraine
Cite this:Тестирование и верификация HDL-моделей цифровых систем на кристаллах / В.И. Хаханов, И.В. Хаханова, Е.И. Литвинова, О.А. Гузь // Электронное моделирование. — 2010. — Т. 32, № 2. — С. 31-60. — Бібліогр.: 18 назв. — рос.

Institution

Digital Library of Periodicals of National Academy of Sciences of Ukraine
Description
Summary:Предложена технология тестирования и верификации цифровых систем для диагностирования и исправления ошибок HDL-моделей, основанная на совместном использовании механизма (системы) ассерций и тестопригодного проектирования. Представлена универсальная модель программного компонента в виде транзакционного графа. Показаны логические функции тестопригодности HDL-моделей, полученные на основе его использования. Приведены примеры анализа тестопригодности методом подсчета управляемости и наблюдаемости транзакционного и управляющего графов. Запропоновано технологію тестування і верифікації цифрових систем для діагностування та виправлення помилок HDL-моделей, яка базується на спільному використанні механізму (системи) асерцій і тестопридатного проектування. Наведено універсальну модель програмного компоненту у вигляді транзакційного графа. Показано логічні функції тесто-придатності HDL-моделей, базовані на основі його використанні. Наведено приклади аналізу тестопридатності методом підрахунку керованості та спостережності транзакційного і керуючого графів. The procedure of testing and verification of digital systems for diagnosis and correction of errors of HDL-models is offered. The procedure is based on joint use of the mechanism (system) of assertion engine and testable design. A universalmodel of the software component is presented in a form of the transaction graph. Logical functions of testability of HDL-models were shown which are obtained on the basis of its use. Examples are presented for analysis of testability by the method of calculation of controllability and observability of transaction and control graphs.
ISSN:0204-3572