Уменьшение числа элементов табличного типа в схеме совмещенного микропрограммного автомата
Предложен метод синтеза совмещенного микропрограммного автомата в базисе FPGA. Метод позволяет получить схему с минимальным числом элементов LUT. Запропоновано метод синтезу суміщеного мікропрограмного автомата на FPGA. Метод мінімізує число елементів LUT. A synthesis method is proposed for FPGA-bas...
Збережено в:
| Опубліковано в: : | Комп’ютерні засоби, мережі та системи |
|---|---|
| Дата: | 2017 |
| Автори: | , , , |
| Формат: | Стаття |
| Мова: | Russian |
| Опубліковано: |
Інститут кібернетики ім. В.М. Глушкова НАН України
2017
|
| Онлайн доступ: | https://nasplib.isofts.kiev.ua/handle/123456789/131506 |
| Теги: |
Додати тег
Немає тегів, Будьте першим, хто поставить тег для цього запису!
|
| Назва журналу: | Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| Цитувати: | Уменьшение числа элементов табличного типа в схеме совмещенного микропрограммного автомата / А.А. Баркалов, Л.А. Титаренко, Я.Е. Визор, А.В. Матвиенко // Комп’ютерні засоби, мережі та системи. — 2017. — № 16. — С. 20-29. — Бібліогр.: 14 назв. — рос. |
Репозитарії
Digital Library of Periodicals of National Academy of Sciences of Ukraine| Резюме: | Предложен метод синтеза совмещенного микропрограммного автомата в базисе FPGA. Метод позволяет получить схему с минимальным числом элементов LUT.
Запропоновано метод синтезу суміщеного мікропрограмного автомата на FPGA. Метод мінімізує число елементів LUT.
A synthesis method is proposed for FPGA-based combined automat. The method allows obtaining a circuit with minimum number of LUTs. The optimization is achieved due to transformation of state codes into codes of classes of pseudoequivalent states. An example is given for application of the proposed method.
|
|---|---|
| ISSN: | 1817-9908 |