Контролепригодность схем в FPGA-проектах по признаку рассеиваемой мощности
Рассматриваются вопросы контролепригодности схем FPGA-проектов, а также возможность и целесообразность расширения традиционно используемой логической формы до контролепригодности по признаку рассеиваемой мощности. Анализируются ограничения логической контролепригодности схем, связанной с тестовым и...
Gespeichert in:
| Veröffentlicht in: | Технология и конструирование в электронной аппаратуре |
|---|---|
| Datum: | 2019 |
| Hauptverfasser: | , , , |
| Format: | Artikel |
| Sprache: | Russian |
| Veröffentlicht: |
Інститут фізики напівпровідників імені В.Є. Лашкарьова НАН України
2019
|
| Schlagworte: | |
| Online Zugang: | https://nasplib.isofts.kiev.ua/handle/123456789/167862 |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| Назва журналу: | Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| Zitieren: | Контролепригодность схем в FPGA-проектах по признаку рассеиваемой мощности / В.В. Антонюк, О.В. Дрозд, Ю.В. Дрозд, Г.С. Степова // Технология и конструирование в электронной аппаратуре. — 2019. — № 1-2. — С. 3-9. — Бібліогр.: 17 назв. — рос. |
Institution
Digital Library of Periodicals of National Academy of Sciences of Ukraine| id |
nasplib_isofts_kiev_ua-123456789-167862 |
|---|---|
| record_format |
dspace |
| spelling |
Антонюк, В.В. Дрозд, О.В. Дрозд, Ю.В. Степова, Г.С. 2020-04-12T11:34:56Z 2020-04-12T11:34:56Z 2019 Контролепригодность схем в FPGA-проектах по признаку рассеиваемой мощности / В.В. Антонюк, О.В. Дрозд, Ю.В. Дрозд, Г.С. Степова // Технология и конструирование в электронной аппаратуре. — 2019. — № 1-2. — С. 3-9. — Бібліогр.: 17 назв. — рос. 2225-5818 DOI: 10.15222/TKEA2019.1-2.03 https://nasplib.isofts.kiev.ua/handle/123456789/167862 004.315 Рассматриваются вопросы контролепригодности схем FPGA-проектов, а также возможность и целесообразность расширения традиционно используемой логической формы до контролепригодности по признаку рассеиваемой мощности. Анализируются ограничения логической контролепригодности схем, связанной с тестовым и рабочим диагностированием цифровых схем. Отмечаются особенности контролепригодности схем в FPGA-проектах и ее достоинства, важные для критических приложений. Предлагается аналитическая оценка пригодности схем к проведению диагностирования неисправностей, повышающих рассеиваемую мощность, таких как короткое замыкание, и организация мониторинга ее превышения. Приводятся результаты экспериментов по оценке контролепригодности схем сдвиговых регистров, имплементированных в FPGA-проектах. Розглядаються питання контролепридатності схем FPGA-проектів. Аналізується лог контролепридатність та її різновиди: структурна і структурно-функціональна. Відзначаються особливості систем критичного застосування, функціонування яких поділяється на два режими — нормальний та аварійний, в яких на входи цифрових схем компонентів подаються різні вхідні дані, що обумовлює розширення структурно-функціональної контролепридатності до дворежимної. Відмічається створення проблеми виявлення прихованих несправностей, які можуть накопичуватися в нормальному режимі та проявлятися в аварійному. Відзначаються особливості контролепридатності схем в FPGA проектах і її переваги, важливі для критичних додатків. Аналізуються обмеження логічної контролепридатності схем, а також можливість і доцільність розширення традиційно використовуваної логічної форми до контролепридатності за ознакою енергоспоживання. The authors consider the checkability issues of FPGA designs and analyze the logical (structural and structurally functional) checkability. The paper describes the features of safety-related systems that can operate in normal and emergency mode. In these modes different input data are fed to the inputs of the digital circuits of the components, which leads to an expansion of the structurally functional checkability to dual-mode. The paper shows the problem of hidden faults, which can accumulate in the normal mode and manifest themselves in the emergency mode. The features of checkability of circuits in FPGA projects and its advantages important for critical applications are noted. ru Інститут фізики напівпровідників імені В.Є. Лашкарьова НАН України Технология и конструирование в электронной аппаратуре Современные электронные технологии Контролепригодность схем в FPGA-проектах по признаку рассеиваемой мощности Контролепридатність схем FPGA-проектах за ознакою розсіюваної потужності Checkability of the circuits in fpga designs according to power dissipation Article published earlier |
| institution |
Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| collection |
DSpace DC |
| title |
Контролепригодность схем в FPGA-проектах по признаку рассеиваемой мощности |
| spellingShingle |
Контролепригодность схем в FPGA-проектах по признаку рассеиваемой мощности Антонюк, В.В. Дрозд, О.В. Дрозд, Ю.В. Степова, Г.С. Современные электронные технологии |
| title_short |
Контролепригодность схем в FPGA-проектах по признаку рассеиваемой мощности |
| title_full |
Контролепригодность схем в FPGA-проектах по признаку рассеиваемой мощности |
| title_fullStr |
Контролепригодность схем в FPGA-проектах по признаку рассеиваемой мощности |
| title_full_unstemmed |
Контролепригодность схем в FPGA-проектах по признаку рассеиваемой мощности |
| title_sort |
контролепригодность схем в fpga-проектах по признаку рассеиваемой мощности |
| author |
Антонюк, В.В. Дрозд, О.В. Дрозд, Ю.В. Степова, Г.С. |
| author_facet |
Антонюк, В.В. Дрозд, О.В. Дрозд, Ю.В. Степова, Г.С. |
| topic |
Современные электронные технологии |
| topic_facet |
Современные электронные технологии |
| publishDate |
2019 |
| language |
Russian |
| container_title |
Технология и конструирование в электронной аппаратуре |
| publisher |
Інститут фізики напівпровідників імені В.Є. Лашкарьова НАН України |
| format |
Article |
| title_alt |
Контролепридатність схем FPGA-проектах за ознакою розсіюваної потужності Checkability of the circuits in fpga designs according to power dissipation |
| description |
Рассматриваются вопросы контролепригодности схем FPGA-проектов, а также возможность и целесообразность расширения традиционно используемой логической формы до контролепригодности по признаку рассеиваемой мощности. Анализируются ограничения логической контролепригодности схем, связанной с тестовым и рабочим диагностированием цифровых схем. Отмечаются особенности контролепригодности схем в FPGA-проектах и ее достоинства, важные для критических приложений. Предлагается аналитическая оценка пригодности схем к проведению диагностирования неисправностей, повышающих рассеиваемую мощность, таких как короткое замыкание, и организация мониторинга ее превышения. Приводятся результаты экспериментов по оценке контролепригодности схем сдвиговых регистров, имплементированных в FPGA-проектах.
Розглядаються питання контролепридатності схем FPGA-проектів. Аналізується лог контролепридатність та її різновиди: структурна і структурно-функціональна. Відзначаються особливості систем критичного застосування, функціонування яких поділяється на два режими — нормальний та аварійний, в яких на входи цифрових схем компонентів подаються різні вхідні дані, що обумовлює розширення структурно-функціональної контролепридатності до дворежимної. Відмічається створення проблеми виявлення прихованих несправностей, які можуть накопичуватися в нормальному режимі та проявлятися в аварійному. Відзначаються особливості контролепридатності схем в FPGA проектах і її переваги, важливі для критичних додатків. Аналізуються обмеження логічної контролепридатності схем, а також можливість і доцільність розширення традиційно використовуваної логічної форми до контролепридатності за ознакою енергоспоживання.
The authors consider the checkability issues of FPGA designs and analyze the logical (structural and structurally functional) checkability. The paper describes the features of safety-related systems that can operate in normal and emergency mode. In these modes different input data are fed to the inputs of the digital circuits of the components, which leads to an expansion of the structurally functional checkability to dual-mode. The paper shows the problem of hidden faults, which can accumulate in the normal mode and manifest themselves in the emergency mode. The features of checkability of circuits in FPGA projects and its advantages important for critical applications are noted.
|
| issn |
2225-5818 |
| url |
https://nasplib.isofts.kiev.ua/handle/123456789/167862 |
| citation_txt |
Контролепригодность схем в FPGA-проектах по признаку рассеиваемой мощности / В.В. Антонюк, О.В. Дрозд, Ю.В. Дрозд, Г.С. Степова // Технология и конструирование в электронной аппаратуре. — 2019. — № 1-2. — С. 3-9. — Бібліогр.: 17 назв. — рос. |
| work_keys_str_mv |
AT antonûkvv kontroleprigodnostʹshemvfpgaproektahpopriznakurasseivaemoimoŝnosti AT drozdov kontroleprigodnostʹshemvfpgaproektahpopriznakurasseivaemoimoŝnosti AT drozdûv kontroleprigodnostʹshemvfpgaproektahpopriznakurasseivaemoimoŝnosti AT stepovags kontroleprigodnostʹshemvfpgaproektahpopriznakurasseivaemoimoŝnosti AT antonûkvv kontrolepridatnístʹshemfpgaproektahzaoznakoûrozsíûvanoípotužností AT drozdov kontrolepridatnístʹshemfpgaproektahzaoznakoûrozsíûvanoípotužností AT drozdûv kontrolepridatnístʹshemfpgaproektahzaoznakoûrozsíûvanoípotužností AT stepovags kontrolepridatnístʹshemfpgaproektahzaoznakoûrozsíûvanoípotužností AT antonûkvv checkabilityofthecircuitsinfpgadesignsaccordingtopowerdissipation AT drozdov checkabilityofthecircuitsinfpgadesignsaccordingtopowerdissipation AT drozdûv checkabilityofthecircuitsinfpgadesignsaccordingtopowerdissipation AT stepovags checkabilityofthecircuitsinfpgadesignsaccordingtopowerdissipation |
| first_indexed |
2025-12-07T19:04:15Z |
| last_indexed |
2025-12-07T19:04:15Z |
| _version_ |
1850877416683077632 |