Контролепригодность схем в FPGA-проектах по признаку рассеиваемой мощности - Антонюк, В.В.; Дрозд, О.В.; Дрозд, Ю.В.; Степова, Г.С. (Технология и конструирование в электронной аппаратуре, 2019)
Рассматриваются вопросы контролепригодности схем FPGA-проектов, а также возможность и целесообразность расширения традиционно используемой логической формы до контролепригодности по признаку рассеиваемой мощности. Анализируются ограничения логической контролепригодности схем, связанной с тестовым и рабочим диагностированием цифровых схем. Отмечаются особенности контролепригодности схем в FPGA-проектах и ее достоинства, важные для критических приложений. Предлагается аналитическая оценка пригодности схем к проведению диагностирования неисправностей, повышающих рассеиваемую мощность, таких как короткое замыкание, и организация мониторинга ее превышения. Приводятся результаты экспериментов по оценке контролепригодности схем сдвиговых регистров, имплементированных в FPGA-проектах. Розглядаються питання контролепридатності схем FPGA-проектів. Аналізується лог контролепридатність та її різновиди: структурна і структурно-функціональна. Відзначаються особливості систем критичного застосування, функціонування яких поділяється на два режими — нормальний та аварійний, в яких на входи цифрових схем компонентів подаються різні вхідні дані, що обумовлює розширення структурно-функціональної контролепридатності до дворежимної. Відмічається створення проблеми виявлення прихованих несправностей, які можуть накопичуватися в нормальному режимі та проявлятися в аварійному. Відзначаються особливості контролепридатності схем в FPGA проектах і її переваги, важливі для критичних додатків. Аналізуються обмеження логічної контролепридатності схем, а також можливість і доцільність розширення традиційно використовуваної логічної форми до контролепридатності за ознакою енергоспоживання. The authors consider the checkability issues of FPGA designs and analyze the logical (structural and structurally functional) checkability. The paper describes the features of safety-related systems that can operate in normal and emergency mode. In these modes different input data are fed to the inputs of the digital circuits of the components, which leads to an expansion of the structurally functional checkability to dual-mode. The paper shows the problem of hidden faults, which can accumulate in the normal mode and manifest themselves in the emergency mode. The features of checkability of circuits in FPGA projects and its advantages important for critical applications are noted.