Синтез совмещенного автомата в базисе ASIC

• Published in: Кібернетика та комп’ютерні технології
• Date: 2020
• Main Authors: Баркалов, А.А., Титаренко, Л.А., Визор, Я.Е., Матвиенко, А.В.
• Format: Article
• Language: Russian
• Published: Інститут кібернетики ім. В.М. Глушкова НАН України 2020
• Subjects: Комп'ютерні системи: теорія та застосування
• Online Access: https://nasplib.isofts.kiev.ua/handle/123456789/173145
• Journal Title: Digital Library of Periodicals of National Academy of Sciences of Ukraine
• Cite this: Синтез совмещенного автомата в базисе ASIC / А.А. Баркалов, Л.А. Титаренко, Я.Е. Визор, А.В. Матвиенко // Кібернетика та комп’ютерні технології: Зб. наук. пр. — 2020. — № 2. — С. 78-85. — Бібліогр.: 14 назв. — рос.

Предложен метод синтеза схемы совмещенного автомата в базисе заказных интегральных схем. Метод основан на расширении матрицы, генерирующей термы систем функций возбуждения памяти и выходных функций. Дополнительная часть матрицы генерирует термы для выходных функций автомата Мура и позволяет уменьшить площадь кристалла по сравнению с площадью двухуровневой схемы автомата. Приведены результаты исследований и пример синтеза схемы автомата. Мета роботи. Показати, як розділення матриць схеми автомата дозволяє зменшити результуючу площу схеми. При цьому оцінки витрат апаратури для тривіальної структури автомата і запропонованого підходу визначаються в умовних одиницях площі. Результати. Запропоновано метод синтезу автомата з розширенням матриці термів. На прикладі показано, як виконувати кроки запропонованого методу синтезу. Для збільшення ефективності методу запропоновано використовувати спеціальне кодування станів, яке мінімізує число термів у системах булевських функцій для виходів автомата Мура. Дослідження, проведені на стандартних автоматах, показали, що запропонований метод призводить до зменшення площі ASIC від 10 % до 26 %. При цьому виграш зростає за мірою зростання складності автомата. The purpose of the article is to show that the division of circuit matrices allows reducing the resulting matrix area. The hardware amount is estimated for both trivial automaton structure and for the proposed approach. They are determined in conventional units of area. Results. The method is proposed based on the expansion of the matrix of terms. Using an example, it is shown how to execute the steps of the proposed method. To increase the method efficiency, it is proposed to use a special state assignment that minimizes the number of terms in the systems of Boolean functions of outputs with Moore type. The conducted investigations show that the proposed method allows for reducing the resulting ASIC area from 10% to 26%. The gain increases with the growth of the automaton complexity.