Синтез чотирирівневої схеми суміщеного автомата

Синтез чотирирівневої схеми суміщеного автомата

Запропоновано метод зменшення апаратурних витрат у схемі суміщеного автомата, що реалізовується в спільному базисі елементів LUT і блоків пам'яті EMB. Метод заснований на заміні логічних умов і розбитті множин логічних станів на класи. Кожен клас відповідає окремому блоку схеми. Такий підхід пр...

Повний опис

Збережено в:
Бібліографічні деталі
Опубліковано в: :Control systems & computers
Дата:2019
Автори: Баркалов, О.О., Тітаренко, Л.О., Візор, Я.Є., Матвієнко, О.В.
Формат: Стаття
Мова:Ukrainian
Опубліковано: Міжнародний науково-навчальний центр інформаційних технологій і систем НАН та МОН України 2019
Теми:
Fundamental Problems in Computer Science
Онлайн доступ:https://nasplib.isofts.kiev.ua/handle/123456789/181045
Теги: Додати тег
Немає тегів, Будьте першим, хто поставить тег для цього запису!
Назва журналу:Digital Library of Periodicals of National Academy of Sciences of Ukraine
Цитувати:Синтез чотирирівневої схеми суміщеного автомата / О.О., Баркалов, Л.О. Тітаренко,Я.Є. Візор, О.В. Матвієнко// Control systems & computers. — 2019. — № 5. — С. 12-22. — Бібліогр.: 21 назв. — укр.

Репозитарії

Digital Library of Periodicals of National Academy of Sciences of Ukraine
id nasplib_isofts_kiev_ua-123456789-181045
record_format dspace
spelling Баркалов, О.О.
Тітаренко, Л.О.
Візор, Я.Є.
Матвієнко, О.В.
2021-10-30T17:51:56Z
2021-10-30T17:51:56Z
2019
Синтез чотирирівневої схеми суміщеного автомата / О.О., Баркалов, Л.О. Тітаренко,Я.Є. Візор, О.В. Матвієнко// Control systems & computers. — 2019. — № 5. — С. 12-22. — Бібліогр.: 21 назв. — укр.
2706-8145
DOI: doi.org/10.15407/usim.2019.05.012
https://nasplib.isofts.kiev.ua/handle/123456789/181045
004.274
Запропоновано метод зменшення апаратурних витрат у схемі суміщеного автомата, що реалізовується в спільному базисі елементів LUT і блоків пам'яті EMB. Метод заснований на заміні логічних умов і розбитті множин логічних станів на класи. Кожен клас відповідає окремому блоку схеми. Такий підхід призводить до схем з регулярною структурою і чотирма логічними рівнями. Наведено приклад використання запропонованого методу. Показано умови його застосування.
Цель. Предложенная модель приводит к схемам с регулярными связями. Это упрощает задачи размещения и трассировки при реализации схемы СМПА. Положительной чертой предложенной модели является тот факт, что сигналы Clock и Start связаны только с одним блоком схемы. Это позволяет избежать проблем, связанных с так называемым перекосом синхронизации. Результаты. Анализ специальной библиотеки показал, что предложенный метод целесообразно использовать для 68 процентов тестовых примеров. При этом для 76 процентов примеров может быть использована исходная модель. Для 24 процентов примеров, при выполнении соответствующего условия, может быть использована только предложенная модель. Наши исследования с использованием FPGA Virtex-6 показали, что по мере роста параметров R, L, N увеличивается выигрыш в быстродействии и потребляемой энергии используемой аппаратуры с применением предложенных автоматов в сравнении с исходными. Приведен пример использования предложенного метода и показаны условия его применения.
Purpose. The proposed model leads to schemes with regular connections. This simplifies the placement and tracing tasks when implementing the SMPA scheme. A positive feature of the proposed model is the fact that the Clock and Start signals are associated with only one block of the circuit. This avoids the problems associated with the so-called distortion synchronization. Results. Analysis of a special library showed that the proposed method is advisable to use for 68% of test cases. Moreover, for 76% of the examples, the original model can be used. For 24% of the examples, if the corresponding condition is met, only the proposed model can be used. Our studies using Virtex-6 FPGAs showed that as the parameters R, L, N increase, the gain in equipment, speed and energy consumption for the proposed machines compared to the original ones is increased An example is shown for using of proposed method. The conditions of its application are shown.
uk
Міжнародний науково-навчальний центр інформаційних технологій і систем НАН та МОН України
Control systems & computers
Fundamental Problems in Computer Science
Синтез чотирирівневої схеми суміщеного автомата
Синтез четырехуровневой схемы совмещенного автомата
Synthesis of a Four-Level Schema of a Combined Automaton
Article
published earlier
institution Digital Library of Periodicals of National Academy of Sciences of Ukraine
collection DSpace DC
title Синтез чотирирівневої схеми суміщеного автомата
spellingShingle Синтез чотирирівневої схеми суміщеного автомата
Баркалов, О.О.
Тітаренко, Л.О.
Візор, Я.Є.
Матвієнко, О.В.
Fundamental Problems in Computer Science
title_short Синтез чотирирівневої схеми суміщеного автомата
title_full Синтез чотирирівневої схеми суміщеного автомата
title_fullStr Синтез чотирирівневої схеми суміщеного автомата
title_full_unstemmed Синтез чотирирівневої схеми суміщеного автомата
title_sort синтез чотирирівневої схеми суміщеного автомата
author Баркалов, О.О.
Тітаренко, Л.О.
Візор, Я.Є.
Матвієнко, О.В.
author_facet Баркалов, О.О.
Тітаренко, Л.О.
Візор, Я.Є.
Матвієнко, О.В.
topic Fundamental Problems in Computer Science
topic_facet Fundamental Problems in Computer Science
publishDate 2019
language Ukrainian
container_title Control systems & computers
publisher Міжнародний науково-навчальний центр інформаційних технологій і систем НАН та МОН України
format Article
title_alt Синтез четырехуровневой схемы совмещенного автомата
Synthesis of a Four-Level Schema of a Combined Automaton
description Запропоновано метод зменшення апаратурних витрат у схемі суміщеного автомата, що реалізовується в спільному базисі елементів LUT і блоків пам'яті EMB. Метод заснований на заміні логічних умов і розбитті множин логічних станів на класи. Кожен клас відповідає окремому блоку схеми. Такий підхід призводить до схем з регулярною структурою і чотирма логічними рівнями. Наведено приклад використання запропонованого методу. Показано умови його застосування. Цель. Предложенная модель приводит к схемам с регулярными связями. Это упрощает задачи размещения и трассировки при реализации схемы СМПА. Положительной чертой предложенной модели является тот факт, что сигналы Clock и Start связаны только с одним блоком схемы. Это позволяет избежать проблем, связанных с так называемым перекосом синхронизации. Результаты. Анализ специальной библиотеки показал, что предложенный метод целесообразно использовать для 68 процентов тестовых примеров. При этом для 76 процентов примеров может быть использована исходная модель. Для 24 процентов примеров, при выполнении соответствующего условия, может быть использована только предложенная модель. Наши исследования с использованием FPGA Virtex-6 показали, что по мере роста параметров R, L, N увеличивается выигрыш в быстродействии и потребляемой энергии используемой аппаратуры с применением предложенных автоматов в сравнении с исходными. Приведен пример использования предложенного метода и показаны условия его применения. Purpose. The proposed model leads to schemes with regular connections. This simplifies the placement and tracing tasks when implementing the SMPA scheme. A positive feature of the proposed model is the fact that the Clock and Start signals are associated with only one block of the circuit. This avoids the problems associated with the so-called distortion synchronization. Results. Analysis of a special library showed that the proposed method is advisable to use for 68% of test cases. Moreover, for 76% of the examples, the original model can be used. For 24% of the examples, if the corresponding condition is met, only the proposed model can be used. Our studies using Virtex-6 FPGAs showed that as the parameters R, L, N increase, the gain in equipment, speed and energy consumption for the proposed machines compared to the original ones is increased An example is shown for using of proposed method. The conditions of its application are shown.
issn 2706-8145
url https://nasplib.isofts.kiev.ua/handle/123456789/181045
citation_txt Синтез чотирирівневої схеми суміщеного автомата / О.О., Баркалов, Л.О. Тітаренко,Я.Є. Візор, О.В. Матвієнко// Control systems & computers. — 2019. — № 5. — С. 12-22. — Бібліогр.: 21 назв. — укр.
work_keys_str_mv AT barkalovoo sintezčotirirívnevoíshemisumíŝenogoavtomata
AT títarenkolo sintezčotirirívnevoíshemisumíŝenogoavtomata
AT vízorâê sintezčotirirívnevoíshemisumíŝenogoavtomata
AT matvíênkoov sintezčotirirívnevoíshemisumíŝenogoavtomata
AT barkalovoo sintezčetyrehurovnevoishemysovmeŝennogoavtomata
AT títarenkolo sintezčetyrehurovnevoishemysovmeŝennogoavtomata
AT vízorâê sintezčetyrehurovnevoishemysovmeŝennogoavtomata
AT matvíênkoov sintezčetyrehurovnevoishemysovmeŝennogoavtomata
AT barkalovoo synthesisofafourlevelschemaofacombinedautomaton
AT títarenkolo synthesisofafourlevelschemaofacombinedautomaton
AT vízorâê synthesisofafourlevelschemaofacombinedautomaton
AT matvíênkoov synthesisofafourlevelschemaofacombinedautomaton
first_indexed 2025-12-01T05:28:24Z
last_indexed 2025-12-01T05:28:24Z
_version_ 1850859367611498496

Схожі ресурси