Синтез чотирирівневої схеми суміщеного автомата - Баркалов, О.О.; Тітаренко, Л.О.; Візор, Я.Є.; Матвієнко, О.В. (Control systems & computers, 2019)
Запропоновано метод зменшення апаратурних витрат у схемі суміщеного автомата, що реалізовується в спільному базисі елементів LUT і блоків пам'яті EMB. Метод заснований на заміні логічних умов і розбитті множин логічних станів на класи. Кожен клас відповідає окремому блоку схеми. Такий підхід призводить до схем з регулярною структурою і чотирма логічними рівнями. Наведено приклад використання запропонованого методу. Показано умови його застосування. Цель. Предложенная модель приводит к схемам с регулярными связями. Это упрощает задачи размещения и трассировки при реализации схемы СМПА. Положительной чертой предложенной модели является тот факт, что сигналы Clock и Start связаны только с одним блоком схемы. Это позволяет избежать проблем, связанных с так называемым перекосом синхронизации. Результаты. Анализ специальной библиотеки показал, что предложенный метод целесообразно использовать для 68 процентов тестовых примеров. При этом для 76 процентов примеров может быть использована исходная модель. Для 24 процентов примеров, при выполнении соответствующего условия, может быть использована только предложенная модель. Наши исследования с использованием FPGA Virtex-6 показали, что по мере роста параметров R, L, N увеличивается выигрыш в быстродействии и потребляемой энергии используемой аппаратуры с применением предложенных автоматов в сравнении с исходными. Приведен пример использования предложенного метода и показаны условия его применения. Purpose. The proposed model leads to schemes with regular connections. This simplifies the placement and tracing tasks when implementing the SMPA scheme. A positive feature of the proposed model is the fact that the Clock and Start signals are associated with only one block of the circuit. This avoids the problems associated with the so-called distortion synchronization. Results. Analysis of a special library showed that the proposed method is advisable to use for 68% of test cases. Moreover, for 76% of the examples, the original model can be used. For 24% of the examples, if the corresponding condition is met, only the proposed model can be used. Our studies using Virtex-6 FPGAs showed that as the parameters R, L, N increase, the gain in equipment, speed and energy consumption for the proposed machines compared to the original ones is increased An example is shown for using of proposed method. The conditions of its application are shown.