Оптимизация схемы совмещенного автомата в базисе ASIC

Оптимизация схемы совмещенного автомата в базисе ASIC

Предложен метод уменьшения площади кристалла, занимаемой схемой совмещенного автомата. Метод основан на кодировании классов псевдоэквивалентных состояний автомата Мура дополнительными переменными. Этот подход порождает четырехуровневую схему, реализуемую в виде двух нано-ПЛМ, и позволяет уменьшить п...

Повний опис

Збережено в:
Бібліографічні деталі
Опубліковано в: :Кибернетика и системный анализ
Дата:2020
Автори: Баркалов, А.А., Титаренко, Л.А., Баев, А.В., Матвиенко, А.В.
Формат: Стаття
Мова:Russian
Опубліковано: Інститут кібернетики ім. В.М. Глушкова НАН України 2020
Теми:
Кібернетика
Онлайн доступ:https://nasplib.isofts.kiev.ua/handle/123456789/190483
Теги: Додати тег
Немає тегів, Будьте першим, хто поставить тег для цього запису!
Назва журналу:Digital Library of Periodicals of National Academy of Sciences of Ukraine
Цитувати:Оптимизация схемы совмещенного автомата в базисе ASIC / А.А. Баркалов, Л.А. Титаренко, А.В. Баев, А.В. Матвиенко // Кибернетика и системный анализ. — 2020. — Т. 56, № 6. — С. 3–11. — Бібліогр.: 26 назв. — рос.

Репозитарії

Digital Library of Periodicals of National Academy of Sciences of Ukraine
id nasplib_isofts_kiev_ua-123456789-190483
record_format dspace
spelling Баркалов, А.А.
Титаренко, Л.А.
Баев, А.В.
Матвиенко, А.В.
2023-06-11T17:20:51Z
2023-06-11T17:20:51Z
2020
Оптимизация схемы совмещенного автомата в базисе ASIC / А.А. Баркалов, Л.А. Титаренко, А.В. Баев, А.В. Матвиенко // Кибернетика и системный анализ. — 2020. — Т. 56, № 6. — С. 3–11. — Бібліогр.: 26 назв. — рос.
1019-5262
https://nasplib.isofts.kiev.ua/handle/123456789/190483
004.274
Предложен метод уменьшения площади кристалла, занимаемой схемой совмещенного автомата. Метод основан на кодировании классов псевдоэквивалентных состояний автомата Мура дополнительными переменными. Этот подход порождает четырехуровневую схему, реализуемую в виде двух нано-ПЛМ, и позволяет уменьшить площадь нано-ПЛМ, формирующей микрооперации автомата Мура и дополнительные переменные. Рассмотрен пример синтеза схемы с использованием предложенного метода. Приведены результаты исследований эффективности метода с использованием библиотеки стандартных тестовых автоматов.
Запропоновано метод зменшення площі кристала, яку займає схема суміщеного автомата. Метод базується на кодуванні класів псевдоеквівалентних станів автомата Мура додатковими змінними. Цей підхід породжує чотирирівневу схему, яка реалізується у вигляді двох нано-ПЛМ, і дає змогу зменшити площу нано-ПЛМ, яка формує мікрооперації автомата Мура та додаткові змінні. Розглянуто приклад синтезу схеми із застосуванням запропонованого методу. Наведено результати досліджень ефективності методу з використанням бібліотеки стандартних тестових автоматів.
A method is proposed for decreasing the area of the ASIC occupied by the scheme of a combined automaton. The method is based on encoding of the classes of pseudoequivalent states of Moore automaton by additional variables. This approach leads to a four-level scheme implemented as two nano-PLAs and decreases the area of nano-PLA generating microoperations of the Moore automaton and additional variables. An example of synthesis with the use of the proposed scheme is considered. The results of the efficiency analysis of the proposed method with the use of a library of benchmarks are presented.
ru
Інститут кібернетики ім. В.М. Глушкова НАН України
Кибернетика и системный анализ
Кібернетика
Оптимизация схемы совмещенного автомата в базисе ASIC
Оптимізація схеми суміщеного автомата в базисі ASIC
Optimizing the scheme of a combined automaton in the ASIC basis
Article
published earlier
institution Digital Library of Periodicals of National Academy of Sciences of Ukraine
collection DSpace DC
title Оптимизация схемы совмещенного автомата в базисе ASIC
spellingShingle Оптимизация схемы совмещенного автомата в базисе ASIC
Баркалов, А.А.
Титаренко, Л.А.
Баев, А.В.
Матвиенко, А.В.
Кібернетика
title_short Оптимизация схемы совмещенного автомата в базисе ASIC
title_full Оптимизация схемы совмещенного автомата в базисе ASIC
title_fullStr Оптимизация схемы совмещенного автомата в базисе ASIC
title_full_unstemmed Оптимизация схемы совмещенного автомата в базисе ASIC
title_sort оптимизация схемы совмещенного автомата в базисе asic
author Баркалов, А.А.
Титаренко, Л.А.
Баев, А.В.
Матвиенко, А.В.
author_facet Баркалов, А.А.
Титаренко, Л.А.
Баев, А.В.
Матвиенко, А.В.
topic Кібернетика
topic_facet Кібернетика
publishDate 2020
language Russian
container_title Кибернетика и системный анализ
publisher Інститут кібернетики ім. В.М. Глушкова НАН України
format Article
title_alt Оптимізація схеми суміщеного автомата в базисі ASIC
Optimizing the scheme of a combined automaton in the ASIC basis
description Предложен метод уменьшения площади кристалла, занимаемой схемой совмещенного автомата. Метод основан на кодировании классов псевдоэквивалентных состояний автомата Мура дополнительными переменными. Этот подход порождает четырехуровневую схему, реализуемую в виде двух нано-ПЛМ, и позволяет уменьшить площадь нано-ПЛМ, формирующей микрооперации автомата Мура и дополнительные переменные. Рассмотрен пример синтеза схемы с использованием предложенного метода. Приведены результаты исследований эффективности метода с использованием библиотеки стандартных тестовых автоматов. Запропоновано метод зменшення площі кристала, яку займає схема суміщеного автомата. Метод базується на кодуванні класів псевдоеквівалентних станів автомата Мура додатковими змінними. Цей підхід породжує чотирирівневу схему, яка реалізується у вигляді двох нано-ПЛМ, і дає змогу зменшити площу нано-ПЛМ, яка формує мікрооперації автомата Мура та додаткові змінні. Розглянуто приклад синтезу схеми із застосуванням запропонованого методу. Наведено результати досліджень ефективності методу з використанням бібліотеки стандартних тестових автоматів. A method is proposed for decreasing the area of the ASIC occupied by the scheme of a combined automaton. The method is based on encoding of the classes of pseudoequivalent states of Moore automaton by additional variables. This approach leads to a four-level scheme implemented as two nano-PLAs and decreases the area of nano-PLA generating microoperations of the Moore automaton and additional variables. An example of synthesis with the use of the proposed scheme is considered. The results of the efficiency analysis of the proposed method with the use of a library of benchmarks are presented.
issn 1019-5262
url https://nasplib.isofts.kiev.ua/handle/123456789/190483
citation_txt Оптимизация схемы совмещенного автомата в базисе ASIC / А.А. Баркалов, Л.А. Титаренко, А.В. Баев, А.В. Матвиенко // Кибернетика и системный анализ. — 2020. — Т. 56, № 6. — С. 3–11. — Бібліогр.: 26 назв. — рос.
work_keys_str_mv AT barkalovaa optimizaciâshemysovmeŝennogoavtomatavbaziseasic
AT titarenkola optimizaciâshemysovmeŝennogoavtomatavbaziseasic
AT baevav optimizaciâshemysovmeŝennogoavtomatavbaziseasic
AT matvienkoav optimizaciâshemysovmeŝennogoavtomatavbaziseasic
AT barkalovaa optimízacíâshemisumíŝenogoavtomatavbazisíasic
AT titarenkola optimízacíâshemisumíŝenogoavtomatavbazisíasic
AT baevav optimízacíâshemisumíŝenogoavtomatavbazisíasic
AT matvienkoav optimízacíâshemisumíŝenogoavtomatavbazisíasic
AT barkalovaa optimizingtheschemeofacombinedautomatonintheasicbasis
AT titarenkola optimizingtheschemeofacombinedautomatonintheasicbasis
AT baevav optimizingtheschemeofacombinedautomatonintheasicbasis
AT matvienkoav optimizingtheschemeofacombinedautomatonintheasicbasis
first_indexed 2025-12-07T18:54:30Z
last_indexed 2025-12-07T18:54:30Z
_version_ 1850876803447521280

Схожі ресурси