Методика аппаратно-программной реализации адаптивного нейросетевого ПИД-регулятора на FPGA-кристалле

• Veröffentlicht in: Проблемы управления и информатики
• Datum: 2011
• Hauptverfasser: Кравец, П.И., Лукина, Т.И., Жеребко, В.А., Шимкович В.Н.
• Format: Artikel
• Sprache: Russian
• Veröffentlicht: Інститут кібернетики ім. В.М. Глушкова НАН України 2011
• Schlagworte: Технические средства для измерений и управления
• Online Zugang: https://nasplib.isofts.kiev.ua/handle/123456789/207302
• Назва журналу: Digital Library of Periodicals of National Academy of Sciences of Ukraine
• Zitieren: Методика аппаратно-программной реализации адаптивного нейросетевого ПИД-регулятора на FPGA-кристалле / П.И. Кравец, Т.И. Лукина, В.А. Жеребко, В.Н. Шимкович // Проблемы управления и информатики. — 2011. — № 2. — С. 130–136. — Бібліогр.: 8 назв. — рос.

Запропоновано методику апаратно-програмної реалізації адаптивного нейромережевого ПІД-регулятора на FPGA-кристалі. Наведено покроковий алгоритм синтезу такого регулятора, представлено його модель в System Generator for DSP та виконано розрахунки оптимальності розрядної сітки даних, що забезпечують правильність функціонування ПІД-регулятора. The methods of hardware and software implementation of adaptive neural network PID controller on FPGA-chip is сonsidered, the stepwise algorithm of such controller synthesis is presented, the model of the controller is presented in the System Generator for DSP, calculations of optimal bit network of data, which ensure correct operation of the PID controller.