Manifestation of the channeling effect when manufacturing JFET transistors

• Veröffentlicht in: Semiconductor Physics Quantum Electronics & Optoelectronics
• Datum: 2020
• Hauptverfasser: Verbitskiy, V.G., Voevodin, S.V., Fedulov, V.V., Kalistyi, G.V., Verbitskiy, D.O.
• Format: Artikel
• Sprache: Englisch
• Veröffentlicht: Інститут фізики напівпровідників імені В.Є. Лашкарьова НАН України 2020
• Schlagworte: Physics of microelectronic devices
• Online Zugang: https://nasplib.isofts.kiev.ua/handle/123456789/215913
• Назва журналу: Digital Library of Periodicals of National Academy of Sciences of Ukraine
• Zitieren: Manifestation of the channeling effect when manufacturing JFET transistors / V.G. Verbitskiy, S.V. Voevodin, V.V. Fedulov, G.V. Kalistyi, D.O. Verbitskiy // Semiconductor Physics Quantum Electronics & Optoelectronics. — 2020. — Т. 23, № 4. — С. 379-384. — Бібліогр.: 12 назв. — англ.

The proposed work covers the tasks of such areas as reducing input currents and bias voltage of integrated operational amplifiers (ICs OA) manufactured according to BiFET technology, the prospect of using JFET transistors in digital circuit technology, Si CMOS technology at 22 nm node and beyond, manufacturing bipolar transistors on ultrathin layers of the active base and emitter, increasing resistance of ICs to external influences. The main method of experimental investigation of channeling is the construction of impurity distribution profiles using SIMS. In this work, the channeling effect of boron and phosphorus in silicon was studied using the method for constructing the response surface of the saturation current of JFET for a silicon wafer. The choice of method was based on the high sensitivity of the cut-off voltage and saturation current of the JFET transistor to the channel thickness and impurity concentration in it, the relative simplicity of performance, and practical benefits in improving BiFET technology. Запропонована робота охоплює завдання таких областей, як зменшення вхідних струмів та напруги зміщення інтегрованих операційних підсилювачів (ІС OA), виготовлених за технологією BiFET, перспектива використання транзисторів JFET у технології цифрових схем, технологія Si CMOS на 22-нм рівні і вище, виготовлення біполярних транзисторів на надтонких шарах активної бази та емітера, що збільшує стійкість ІМС до зовнішніх впливів. Основним методом експериментального дослідження каналювання є побудова профілів розподілу домішок за допомогою SIMS. У цій роботі для вивчення ефекту каналювання бору та фосфору в кремнії був вибраний метод побудови поверхні відгуку струму насичення JFET для кремнієвої пластини. Вибір методу базувався на високій чутливості напруги відсічки та струму насичення транзистора JFET до товщини каналу та концентрації домішок у ньому, відносній простоті експлуатаційних характеристик та практичних перевагах у вдосконаленні технології BiFET.