Manifestation of the channeling effect when manufacturing JFET transistors
The proposed work covers the tasks of such areas as reducing input currents and bias voltage of integrated operational amplifiers (ICs OA) manufactured according to BiFET technology, the prospect of using JFET transistors in digital circuit technology, Si CMOS technology at 22 nm node and beyond, ma...
Gespeichert in:
| Veröffentlicht in: | Semiconductor Physics Quantum Electronics & Optoelectronics |
|---|---|
| Datum: | 2020 |
| Hauptverfasser: | , , , , |
| Format: | Artikel |
| Sprache: | Englisch |
| Veröffentlicht: |
Інститут фізики напівпровідників імені В.Є. Лашкарьова НАН України
2020
|
| Schlagworte: | |
| Online Zugang: | https://nasplib.isofts.kiev.ua/handle/123456789/215913 |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| Назва журналу: | Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| Zitieren: | Manifestation of the channeling effect when manufacturing JFET transistors / V.G. Verbitskiy, S.V. Voevodin, V.V. Fedulov, G.V. Kalistyi, D.O. Verbitskiy // Semiconductor Physics Quantum Electronics & Optoelectronics. — 2020. — Т. 23, № 4. — С. 379-384. — Бібліогр.: 12 назв. — англ. |
Institution
Digital Library of Periodicals of National Academy of Sciences of Ukraine| _version_ | 1862667518057906176 |
|---|---|
| author | Verbitskiy, V.G. Voevodin, S.V. Fedulov, V.V. Kalistyi, G.V. Verbitskiy, D.O. |
| author_facet | Verbitskiy, V.G. Voevodin, S.V. Fedulov, V.V. Kalistyi, G.V. Verbitskiy, D.O. |
| citation_txt | Manifestation of the channeling effect when manufacturing JFET transistors / V.G. Verbitskiy, S.V. Voevodin, V.V. Fedulov, G.V. Kalistyi, D.O. Verbitskiy // Semiconductor Physics Quantum Electronics & Optoelectronics. — 2020. — Т. 23, № 4. — С. 379-384. — Бібліогр.: 12 назв. — англ. |
| collection | DSpace DC |
| container_title | Semiconductor Physics Quantum Electronics & Optoelectronics |
| description | The proposed work covers the tasks of such areas as reducing input currents and bias voltage of integrated operational amplifiers (ICs OA) manufactured according to BiFET technology, the prospect of using JFET transistors in digital circuit technology, Si CMOS technology at 22 nm node and beyond, manufacturing bipolar transistors on ultrathin layers of the active base and emitter, increasing resistance of ICs to external influences. The main method of experimental investigation of channeling is the construction of impurity distribution profiles using SIMS. In this work, the channeling effect of boron and phosphorus in silicon was studied using the method for constructing the response surface of the saturation current of JFET for a silicon wafer. The choice of method was based on the high sensitivity of the cut-off voltage and saturation current of the JFET transistor to the channel thickness and impurity concentration in it, the relative simplicity of performance, and practical benefits in improving BiFET technology.
Запропонована робота охоплює завдання таких областей, як зменшення вхідних струмів та напруги зміщення інтегрованих операційних підсилювачів (ІС OA), виготовлених за технологією BiFET, перспектива використання транзисторів JFET у технології цифрових схем, технологія Si CMOS на 22-нм рівні і вище, виготовлення біполярних транзисторів на надтонких шарах активної бази та емітера, що збільшує стійкість ІМС до зовнішніх впливів. Основним методом експериментального дослідження каналювання є побудова профілів розподілу домішок за допомогою SIMS. У цій роботі для вивчення ефекту каналювання бору та фосфору в кремнії був вибраний метод побудови поверхні відгуку струму насичення JFET для кремнієвої пластини. Вибір методу базувався на високій чутливості напруги відсічки та струму насичення транзистора JFET до товщини каналу та концентрації домішок у ньому, відносній простоті експлуатаційних характеристик та практичних перевагах у вдосконаленні технології BiFET.
|
| first_indexed | 2026-04-16T22:22:51Z |
| format | Article |
| fulltext | |
| id | nasplib_isofts_kiev_ua-123456789-215913 |
| institution | Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| issn | 1560-8034 |
| language | English |
| last_indexed | 2026-04-16T22:22:51Z |
| publishDate | 2020 |
| publisher | Інститут фізики напівпровідників імені В.Є. Лашкарьова НАН України |
| record_format | dspace |
| spelling | Verbitskiy, V.G. Voevodin, S.V. Fedulov, V.V. Kalistyi, G.V. Verbitskiy, D.O. 2026-04-01T08:12:01Z 2020 Manifestation of the channeling effect when manufacturing JFET transistors / V.G. Verbitskiy, S.V. Voevodin, V.V. Fedulov, G.V. Kalistyi, D.O. Verbitskiy // Semiconductor Physics Quantum Electronics & Optoelectronics. — 2020. — Т. 23, № 4. — С. 379-384. — Бібліогр.: 12 назв. — англ. 1560-8034 PACS: 61.72.uf, 61.85.+p, 85.30.Tv https://nasplib.isofts.kiev.ua/handle/123456789/215913 https://doi.org/10.15407/spqeo23.04.379 The proposed work covers the tasks of such areas as reducing input currents and bias voltage of integrated operational amplifiers (ICs OA) manufactured according to BiFET technology, the prospect of using JFET transistors in digital circuit technology, Si CMOS technology at 22 nm node and beyond, manufacturing bipolar transistors on ultrathin layers of the active base and emitter, increasing resistance of ICs to external influences. The main method of experimental investigation of channeling is the construction of impurity distribution profiles using SIMS. In this work, the channeling effect of boron and phosphorus in silicon was studied using the method for constructing the response surface of the saturation current of JFET for a silicon wafer. The choice of method was based on the high sensitivity of the cut-off voltage and saturation current of the JFET transistor to the channel thickness and impurity concentration in it, the relative simplicity of performance, and practical benefits in improving BiFET technology. Запропонована робота охоплює завдання таких областей, як зменшення вхідних струмів та напруги зміщення інтегрованих операційних підсилювачів (ІС OA), виготовлених за технологією BiFET, перспектива використання транзисторів JFET у технології цифрових схем, технологія Si CMOS на 22-нм рівні і вище, виготовлення біполярних транзисторів на надтонких шарах активної бази та емітера, що збільшує стійкість ІМС до зовнішніх впливів. Основним методом експериментального дослідження каналювання є побудова профілів розподілу домішок за допомогою SIMS. У цій роботі для вивчення ефекту каналювання бору та фосфору в кремнії був вибраний метод побудови поверхні відгуку струму насичення JFET для кремнієвої пластини. Вибір методу базувався на високій чутливості напруги відсічки та струму насичення транзистора JFET до товщини каналу та концентрації домішок у ньому, відносній простоті експлуатаційних характеристик та практичних перевагах у вдосконаленні технології BiFET. en Інститут фізики напівпровідників імені В.Є. Лашкарьова НАН України Semiconductor Physics Quantum Electronics & Optoelectronics Physics of microelectronic devices Manifestation of the channeling effect when manufacturing JFET transistors Прояв ефекту каналювання при виготовленні JFET транзисторів Article published earlier |
| spellingShingle | Manifestation of the channeling effect when manufacturing JFET transistors Verbitskiy, V.G. Voevodin, S.V. Fedulov, V.V. Kalistyi, G.V. Verbitskiy, D.O. Physics of microelectronic devices |
| title | Manifestation of the channeling effect when manufacturing JFET transistors |
| title_alt | Прояв ефекту каналювання при виготовленні JFET транзисторів |
| title_full | Manifestation of the channeling effect when manufacturing JFET transistors |
| title_fullStr | Manifestation of the channeling effect when manufacturing JFET transistors |
| title_full_unstemmed | Manifestation of the channeling effect when manufacturing JFET transistors |
| title_short | Manifestation of the channeling effect when manufacturing JFET transistors |
| title_sort | manifestation of the channeling effect when manufacturing jfet transistors |
| topic | Physics of microelectronic devices |
| topic_facet | Physics of microelectronic devices |
| url | https://nasplib.isofts.kiev.ua/handle/123456789/215913 |
| work_keys_str_mv | AT verbitskiyvg manifestationofthechannelingeffectwhenmanufacturingjfettransistors AT voevodinsv manifestationofthechannelingeffectwhenmanufacturingjfettransistors AT fedulovvv manifestationofthechannelingeffectwhenmanufacturingjfettransistors AT kalistyigv manifestationofthechannelingeffectwhenmanufacturingjfettransistors AT verbitskiydo manifestationofthechannelingeffectwhenmanufacturingjfettransistors AT verbitskiyvg proâvefektukanalûvannâprivigotovlenníjfettranzistorív AT voevodinsv proâvefektukanalûvannâprivigotovlenníjfettranzistorív AT fedulovvv proâvefektukanalûvannâprivigotovlenníjfettranzistorív AT kalistyigv proâvefektukanalûvannâprivigotovlenníjfettranzistorív AT verbitskiydo proâvefektukanalûvannâprivigotovlenníjfettranzistorív |