Оптимизация логической схемы автомата мура на FPGA
Предлагается метод оптимизации аппаратурных затрат в схеме автомата Мура. Метод основан на представлении схемы формирования микроопераций в виде композиции двух схем. Запропоновано метод зменшення витрат апаратури в схемі автомата Мура. Метод базується на представленні схеми формування мікрооперацій...
Gespeichert in:
| Veröffentlicht in: | Комп’ютерні засоби, мережі та системи |
|---|---|
| Datum: | 2011 |
| Hauptverfasser: | , , |
| Format: | Artikel |
| Sprache: | Russisch |
| Veröffentlicht: |
Інститут кібернетики ім. В.М. Глушкова НАН України
2011
|
| Online Zugang: | https://nasplib.isofts.kiev.ua/handle/123456789/46449 |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| Назва журналу: | Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| Zitieren: | Оптимизация логической схемы автомата мура на FPGA / А.А. Баркалов, А.В. Матвиенко, С.А. Цололо // Комп’ютерні засоби, мережі та системи. — 2011. — № 10. — С. 22-29. — Бібліогр.: 7 назв. — рос. |
Institution
Digital Library of Periodicals of National Academy of Sciences of Ukraine| _version_ | 1862729850090946560 |
|---|---|
| author | Баркалов, А.А. Матвиенко, А.В. Цололо, С.А. |
| author_facet | Баркалов, А.А. Матвиенко, А.В. Цололо, С.А. |
| citation_txt | Оптимизация логической схемы автомата мура на FPGA / А.А. Баркалов, А.В. Матвиенко, С.А. Цололо // Комп’ютерні засоби, мережі та системи. — 2011. — № 10. — С. 22-29. — Бібліогр.: 7 назв. — рос. |
| collection | DSpace DC |
| container_title | Комп’ютерні засоби, мережі та системи |
| description | Предлагается метод оптимизации аппаратурных затрат в схеме автомата Мура. Метод основан на представлении схемы формирования микроопераций в виде композиции двух схем.
Запропоновано метод зменшення витрат апаратури в схемі автомата Мура. Метод базується на представленні схеми формування мікрооперацій у вигляді композиції двох схем.
The method of optimization of hardware amount in logic circuit of Moore finite-state-machine is proposed. The method is based on representation of microoperations formation circuit as composition of two circuits.
|
| first_indexed | 2025-12-07T19:16:55Z |
| format | Article |
| fulltext | |
| id | nasplib_isofts_kiev_ua-123456789-46449 |
| institution | Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| issn | 1817-9908 |
| language | Russian |
| last_indexed | 2025-12-07T19:16:55Z |
| publishDate | 2011 |
| publisher | Інститут кібернетики ім. В.М. Глушкова НАН України |
| record_format | dspace |
| spelling | Баркалов, А.А. Матвиенко, А.В. Цололо, С.А. 2013-06-30T06:38:08Z 2013-06-30T06:38:08Z 2011 Оптимизация логической схемы автомата мура на FPGA / А.А. Баркалов, А.В. Матвиенко, С.А. Цололо // Комп’ютерні засоби, мережі та системи. — 2011. — № 10. — С. 22-29. — Бібліогр.: 7 назв. — рос. 1817-9908 https://nasplib.isofts.kiev.ua/handle/123456789/46449 004.274 Предлагается метод оптимизации аппаратурных затрат в схеме автомата Мура. Метод основан на представлении схемы формирования микроопераций в виде композиции двух схем. Запропоновано метод зменшення витрат апаратури в схемі автомата Мура. Метод базується на представленні схеми формування мікрооперацій у вигляді композиції двох схем. The method of optimization of hardware amount in logic circuit of Moore finite-state-machine is proposed. The method is based on representation of microoperations formation circuit as composition of two circuits. ru Інститут кібернетики ім. В.М. Глушкова НАН України Комп’ютерні засоби, мережі та системи Оптимизация логической схемы автомата мура на FPGA Optimization of logic circuit of Moore FSM on FPGA Article published earlier |
| spellingShingle | Оптимизация логической схемы автомата мура на FPGA Баркалов, А.А. Матвиенко, А.В. Цололо, С.А. |
| title | Оптимизация логической схемы автомата мура на FPGA |
| title_alt | Optimization of logic circuit of Moore FSM on FPGA |
| title_full | Оптимизация логической схемы автомата мура на FPGA |
| title_fullStr | Оптимизация логической схемы автомата мура на FPGA |
| title_full_unstemmed | Оптимизация логической схемы автомата мура на FPGA |
| title_short | Оптимизация логической схемы автомата мура на FPGA |
| title_sort | оптимизация логической схемы автомата мура на fpga |
| url | https://nasplib.isofts.kiev.ua/handle/123456789/46449 |
| work_keys_str_mv | AT barkalovaa optimizaciâlogičeskoishemyavtomatamuranafpga AT matvienkoav optimizaciâlogičeskoishemyavtomatamuranafpga AT cololosa optimizaciâlogičeskoishemyavtomatamuranafpga AT barkalovaa optimizationoflogiccircuitofmoorefsmonfpga AT matvienkoav optimizationoflogiccircuitofmoorefsmonfpga AT cololosa optimizationoflogiccircuitofmoorefsmonfpga |