Архитектура устройств цифровой обработки сигналов с перестраиваемой структурой

Предложена методика синтеза архитектуры, позволяющая существенно сократить затраты аппаратурного ресурса проектируемых систем. Получены выражения для сравнительной оценки эффективности различных вариантов синтеза. Розроблено методику синтезу архітектури обчислювальної системи з перестроюваною структ...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Veröffentlicht in:Технология и конструирование в электронной аппаратуре
Datum:2011
1. Verfasser: Шейк-Сейкин, А.Н.
Format: Artikel
Sprache:Russisch
Veröffentlicht: Інститут фізики напівпровідників імені В.Є. Лашкарьова НАН України 2011
Schlagworte:
Online Zugang:https://nasplib.isofts.kiev.ua/handle/123456789/51830
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Назва журналу:Digital Library of Periodicals of National Academy of Sciences of Ukraine
Zitieren:Архитектура устройств цифровой обработки сигналов с перестраиваемой структурой / А.Н. Шейк-Сейкин // Технология и конструирование в электронной аппаратуре. — 2011. — № 4. — С. 10-14. — Бібліогр.: 7 назв. — рос.

Institution

Digital Library of Periodicals of National Academy of Sciences of Ukraine
Beschreibung
Zusammenfassung:Предложена методика синтеза архитектуры, позволяющая существенно сократить затраты аппаратурного ресурса проектируемых систем. Получены выражения для сравнительной оценки эффективности различных вариантов синтеза. Розроблено методику синтезу архітектури обчислювальної системи з перестроюваною структурою при афінних перетворюваннях графічних інформаційних зв'язків (ГІЗ), що передбачає дооснащення вихідної обчислювальної системи (ОС) відповідною системою комутації, що реалізує, залежно від характеру змінення ГІЗ,один із способів блочної перебудови, який забезпечує ефективну реалізацію ОС у широкому діапазоні змінення параметрів ГІЗ. Отримані оцінки апаратурних затрат для різних способів перебудови дозволяють визначити ефективність реалізації ОС для кожного певного випадку. The synthesis technique is developed for the computing system architecture with tunable structure with graph of information connections (GIC) affine transformations which assumes additional equipment of initial computing system (CS) with the appropriate switching system implementing, depending on character of GIC change, one of the methods of block reorganization providing effective implementation of CS in wide range of GIC parameters change. The received estimations of hardware expenses for various methods of reorganization allow to define efficiency of CS implementation for each specific case.
ISSN:2225-5818