Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL
Предложена структурная реализация 32-разрядного модуля деления с плавающей точкой, 
 соответствующего стандарту IEEE-754, в элементном базисе ПЛИС типа FPGA фирмы Xilinx, 
 выполненная путем поведенческого описания алгоритма на языке VHDL. Реализована проверка 
 функционирова...
Gespeichert in:
| Veröffentlicht in: | Математичні машини і системи |
|---|---|
| Datum: | 2005 |
| Hauptverfasser: | , , |
| Format: | Artikel |
| Sprache: | Russisch |
| Veröffentlicht: |
Інститут проблем математичних машин і систем НАН України
2005
|
| Schlagworte: | |
| Online Zugang: | https://nasplib.isofts.kiev.ua/handle/123456789/58447 |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| Назва журналу: | Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| Zitieren: | Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL / В.Н. Опанасенко, В.Г. Сахарин, А.Н. Лисовый // Мат. машини і системи. — 2005. — № 3. — С. 17-23. — Бібліогр.: 10 назв. — рос. |
Institution
Digital Library of Periodicals of National Academy of Sciences of Ukraine| _version_ | 1862710433875492864 |
|---|---|
| author | Опанасенко, В.Н. Сахарин, В.Г. Лисовый, А.Н. |
| author_facet | Опанасенко, В.Н. Сахарин, В.Г. Лисовый, А.Н. |
| citation_txt | Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL / В.Н. Опанасенко, В.Г. Сахарин, А.Н. Лисовый // Мат. машини і системи. — 2005. — № 3. — С. 17-23. — Бібліогр.: 10 назв. — рос. |
| collection | DSpace DC |
| container_title | Математичні машини і системи |
| description | Предложена структурная реализация 32-разрядного модуля деления с плавающей точкой, 
соответствующего стандарту IEEE-754, в элементном базисе ПЛИС типа FPGA фирмы Xilinx, 
выполненная путем поведенческого описания алгоритма на языке VHDL. Реализована проверка 
функционирования модуля деления методом моделирования в системе ModelSim Xilinx Edition–MXE II с 
помощью проверочного стенда, выполненного средствами схематического редактора Engineering Capture 
System (ECS) и HDL-редактора, входящих в состав системы Xilinx ISE Foundation.
Запропоновано структурну реалізацію 32-розрядного модуля ділення з плаваючою точкою, що 
відповідає стандарту IEEE-754, в елементному базисі ПЛІС типу FPGA фірми Xilinx, який виконано шляхом 
поведінкового опису алгоритму мовою VHDL. Реалізовано перевірку функціонування модуля ділення 
методом моделювання в системі ModelSim Xilinx Edition–MXE II за допомогою перевірочного стенда, який 
виконано засобами схематичного редактора Engineering Capture System (ECS) та HDL-редактора, що 
входять до складу системи Xilinx ISE Foundation.
The structural realization of the PLD-based of a Xilinx type FPGA 32-bit module of division with a floating 
point appropriate to the standard IEEE-754, executed by using the behavioral description of algorithm by language 
VHDL is offered. The check of functioning of the module of division by a method of modeling in system ModelSim 
Xilinx Edition–MXE II with the help of the verifying stand executed by means of the schematic editor Engineering 
Capture System (ECS) and the HDL-editor, Xilinx ISE Foundation system, included in structure is realized.
|
| first_indexed | 2025-12-07T17:23:46Z |
| format | Article |
| fulltext | |
| id | nasplib_isofts_kiev_ua-123456789-58447 |
| institution | Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| issn | 1028-9763 |
| language | Russian |
| last_indexed | 2025-12-07T17:23:46Z |
| publishDate | 2005 |
| publisher | Інститут проблем математичних машин і систем НАН України |
| record_format | dspace |
| spelling | Опанасенко, В.Н. Сахарин, В.Г. Лисовый, А.Н. 2014-03-23T17:23:55Z 2014-03-23T17:23:55Z 2005 Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL / В.Н. Опанасенко, В.Г. Сахарин, А.Н. Лисовый // Мат. машини і системи. — 2005. — № 3. — С. 17-23. — Бібліогр.: 10 назв. — рос. 1028-9763 https://nasplib.isofts.kiev.ua/handle/123456789/58447 004.315.5 Предложена структурная реализация 32-разрядного модуля деления с плавающей точкой, 
 соответствующего стандарту IEEE-754, в элементном базисе ПЛИС типа FPGA фирмы Xilinx, 
 выполненная путем поведенческого описания алгоритма на языке VHDL. Реализована проверка 
 функционирования модуля деления методом моделирования в системе ModelSim Xilinx Edition–MXE II с 
 помощью проверочного стенда, выполненного средствами схематического редактора Engineering Capture 
 System (ECS) и HDL-редактора, входящих в состав системы Xilinx ISE Foundation. Запропоновано структурну реалізацію 32-розрядного модуля ділення з плаваючою точкою, що 
 відповідає стандарту IEEE-754, в елементному базисі ПЛІС типу FPGA фірми Xilinx, який виконано шляхом 
 поведінкового опису алгоритму мовою VHDL. Реалізовано перевірку функціонування модуля ділення 
 методом моделювання в системі ModelSim Xilinx Edition–MXE II за допомогою перевірочного стенда, який 
 виконано засобами схематичного редактора Engineering Capture System (ECS) та HDL-редактора, що 
 входять до складу системи Xilinx ISE Foundation. The structural realization of the PLD-based of a Xilinx type FPGA 32-bit module of division with a floating 
 point appropriate to the standard IEEE-754, executed by using the behavioral description of algorithm by language 
 VHDL is offered. The check of functioning of the module of division by a method of modeling in system ModelSim 
 Xilinx Edition–MXE II with the help of the verifying stand executed by means of the schematic editor Engineering 
 Capture System (ECS) and the HDL-editor, Xilinx ISE Foundation system, included in structure is realized. ru Інститут проблем математичних машин і систем НАН України Математичні машини і системи Обчислювальні системи Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL Проектування модулів з плаваючою точкою на ПЛІС з використанням мови VHDL Design of the PLD-based floating point blocks by using VHDL language Article published earlier |
| spellingShingle | Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL Опанасенко, В.Н. Сахарин, В.Г. Лисовый, А.Н. Обчислювальні системи |
| title | Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL |
| title_alt | Проектування модулів з плаваючою точкою на ПЛІС з використанням мови VHDL Design of the PLD-based floating point blocks by using VHDL language |
| title_full | Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL |
| title_fullStr | Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL |
| title_full_unstemmed | Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL |
| title_short | Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL |
| title_sort | проектирование модулей с плавающей точкой на плис с использованием языка vhdl |
| topic | Обчислювальні системи |
| topic_facet | Обчислювальні системи |
| url | https://nasplib.isofts.kiev.ua/handle/123456789/58447 |
| work_keys_str_mv | AT opanasenkovn proektirovaniemoduleisplavaûŝeitočkoinaplissispolʹzovaniemâzykavhdl AT saharinvg proektirovaniemoduleisplavaûŝeitočkoinaplissispolʹzovaniemâzykavhdl AT lisovyian proektirovaniemoduleisplavaûŝeitočkoinaplissispolʹzovaniemâzykavhdl AT opanasenkovn proektuvannâmodulívzplavaûčoûtočkoûnaplíszvikoristannâmmovivhdl AT saharinvg proektuvannâmodulívzplavaûčoûtočkoûnaplíszvikoristannâmmovivhdl AT lisovyian proektuvannâmodulívzplavaûčoûtočkoûnaplíszvikoristannâmmovivhdl AT opanasenkovn designofthepldbasedfloatingpointblocksbyusingvhdllanguage AT saharinvg designofthepldbasedfloatingpointblocksbyusingvhdllanguage AT lisovyian designofthepldbasedfloatingpointblocksbyusingvhdllanguage |