Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL

Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL

Предложена структурная реализация 32-разрядного модуля деления с плавающей точкой, соответствующего стандарту IEEE-754, в элементном базисе ПЛИС типа FPGA фирмы Xilinx, выполненная путем поведенческого описания алгоритма на языке VHDL. Реализована проверка функционирования модуля деления метод...

Full description

Saved in:
Bibliographic Details
Published in:Математичні машини і системи
Date:2005
Main Authors: Опанасенко, В.Н., Сахарин, В.Г., Лисовый, А.Н.
Format: Article
Language:Russian
Published: Інститут проблем математичних машин і систем НАН України 2005
Subjects:
Обчислювальні системи
Online Access:https://nasplib.isofts.kiev.ua/handle/123456789/58447
Tags: Add Tag
No Tags, Be the first to tag this record!
Journal Title:Digital Library of Periodicals of National Academy of Sciences of Ukraine
Cite this:Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL / В.Н. Опанасенко, В.Г. Сахарин, А.Н. Лисовый // Мат. машини і системи. — 2005. — № 3. — С. 17-23. — Бібліогр.: 10 назв. — рос.

Institution

Digital Library of Periodicals of National Academy of Sciences of Ukraine
id nasplib_isofts_kiev_ua-123456789-58447
record_format dspace
spelling Опанасенко, В.Н.
Сахарин, В.Г.
Лисовый, А.Н.
2014-03-23T17:23:55Z
2014-03-23T17:23:55Z
2005
Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL / В.Н. Опанасенко, В.Г. Сахарин, А.Н. Лисовый // Мат. машини і системи. — 2005. — № 3. — С. 17-23. — Бібліогр.: 10 назв. — рос.
1028-9763
https://nasplib.isofts.kiev.ua/handle/123456789/58447
004.315.5
Предложена структурная реализация 32-разрядного модуля деления с плавающей точкой, соответствующего стандарту IEEE-754, в элементном базисе ПЛИС типа FPGA фирмы Xilinx, выполненная путем поведенческого описания алгоритма на языке VHDL. Реализована проверка функционирования модуля деления методом моделирования в системе ModelSim Xilinx Edition–MXE II с помощью проверочного стенда, выполненного средствами схематического редактора Engineering Capture System (ECS) и HDL-редактора, входящих в состав системы Xilinx ISE Foundation.
Запропоновано структурну реалізацію 32-розрядного модуля ділення з плаваючою точкою, що відповідає стандарту IEEE-754, в елементному базисі ПЛІС типу FPGA фірми Xilinx, який виконано шляхом поведінкового опису алгоритму мовою VHDL. Реалізовано перевірку функціонування модуля ділення методом моделювання в системі ModelSim Xilinx Edition–MXE II за допомогою перевірочного стенда, який виконано засобами схематичного редактора Engineering Capture System (ECS) та HDL-редактора, що входять до складу системи Xilinx ISE Foundation.
The structural realization of the PLD-based of a Xilinx type FPGA 32-bit module of division with a floating point appropriate to the standard IEEE-754, executed by using the behavioral description of algorithm by language VHDL is offered. The check of functioning of the module of division by a method of modeling in system ModelSim Xilinx Edition–MXE II with the help of the verifying stand executed by means of the schematic editor Engineering Capture System (ECS) and the HDL-editor, Xilinx ISE Foundation system, included in structure is realized.
ru
Інститут проблем математичних машин і систем НАН України
Математичні машини і системи
Обчислювальні системи
Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL
Проектування модулів з плаваючою точкою на ПЛІС з використанням мови VHDL
Design of the PLD-based floating point blocks by using VHDL language
Article
published earlier
institution Digital Library of Periodicals of National Academy of Sciences of Ukraine
collection DSpace DC
title Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL
spellingShingle Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL
Опанасенко, В.Н.
Сахарин, В.Г.
Лисовый, А.Н.
Обчислювальні системи
title_short Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL
title_full Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL
title_fullStr Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL
title_full_unstemmed Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL
title_sort проектирование модулей с плавающей точкой на плис с использованием языка vhdl
author Опанасенко, В.Н.
Сахарин, В.Г.
Лисовый, А.Н.
author_facet Опанасенко, В.Н.
Сахарин, В.Г.
Лисовый, А.Н.
topic Обчислювальні системи
topic_facet Обчислювальні системи
publishDate 2005
language Russian
container_title Математичні машини і системи
publisher Інститут проблем математичних машин і систем НАН України
format Article
title_alt Проектування модулів з плаваючою точкою на ПЛІС з використанням мови VHDL
Design of the PLD-based floating point blocks by using VHDL language
description Предложена структурная реализация 32-разрядного модуля деления с плавающей точкой, соответствующего стандарту IEEE-754, в элементном базисе ПЛИС типа FPGA фирмы Xilinx, выполненная путем поведенческого описания алгоритма на языке VHDL. Реализована проверка функционирования модуля деления методом моделирования в системе ModelSim Xilinx Edition–MXE II с помощью проверочного стенда, выполненного средствами схематического редактора Engineering Capture System (ECS) и HDL-редактора, входящих в состав системы Xilinx ISE Foundation. Запропоновано структурну реалізацію 32-розрядного модуля ділення з плаваючою точкою, що відповідає стандарту IEEE-754, в елементному базисі ПЛІС типу FPGA фірми Xilinx, який виконано шляхом поведінкового опису алгоритму мовою VHDL. Реалізовано перевірку функціонування модуля ділення методом моделювання в системі ModelSim Xilinx Edition–MXE II за допомогою перевірочного стенда, який виконано засобами схематичного редактора Engineering Capture System (ECS) та HDL-редактора, що входять до складу системи Xilinx ISE Foundation. The structural realization of the PLD-based of a Xilinx type FPGA 32-bit module of division with a floating point appropriate to the standard IEEE-754, executed by using the behavioral description of algorithm by language VHDL is offered. The check of functioning of the module of division by a method of modeling in system ModelSim Xilinx Edition–MXE II with the help of the verifying stand executed by means of the schematic editor Engineering Capture System (ECS) and the HDL-editor, Xilinx ISE Foundation system, included in structure is realized.
issn 1028-9763
url https://nasplib.isofts.kiev.ua/handle/123456789/58447
citation_txt Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL / В.Н. Опанасенко, В.Г. Сахарин, А.Н. Лисовый // Мат. машини і системи. — 2005. — № 3. — С. 17-23. — Бібліогр.: 10 назв. — рос.
work_keys_str_mv AT opanasenkovn proektirovaniemoduleisplavaûŝeitočkoinaplissispolʹzovaniemâzykavhdl
AT saharinvg proektirovaniemoduleisplavaûŝeitočkoinaplissispolʹzovaniemâzykavhdl
AT lisovyian proektirovaniemoduleisplavaûŝeitočkoinaplissispolʹzovaniemâzykavhdl
AT opanasenkovn proektuvannâmodulívzplavaûčoûtočkoûnaplíszvikoristannâmmovivhdl
AT saharinvg proektuvannâmodulívzplavaûčoûtočkoûnaplíszvikoristannâmmovivhdl
AT lisovyian proektuvannâmodulívzplavaûčoûtočkoûnaplíszvikoristannâmmovivhdl
AT opanasenkovn designofthepldbasedfloatingpointblocksbyusingvhdllanguage
AT saharinvg designofthepldbasedfloatingpointblocksbyusingvhdllanguage
AT lisovyian designofthepldbasedfloatingpointblocksbyusingvhdllanguage
first_indexed 2025-12-07T17:23:46Z
last_indexed 2025-12-07T17:23:46Z
_version_ 1850871094985097216

Similar Items