Розділення кодів при синтезі композиційного пристрою керування з оптимальною адресацією мікрокоманд

• Опубліковано в: : Штучний інтелект
• Дата: 2011
• Автори: Баркалов, О.О., Єфіменко, К.М.
• Формат: Стаття
• Мова: Ukrainian
• Опубліковано: Інститут проблем штучного інтелекту МОН України та НАН України 2011
• Теми: Интеллектуальные системы планирования, управления, моделирования и принятия решений
• Онлайн доступ: https://nasplib.isofts.kiev.ua/handle/123456789/60432
• Назва журналу: Digital Library of Periodicals of National Academy of Sciences of Ukraine
• Цитувати: Розділення кодів при синтезі композиційного пристрою керування з оптимальною адресацією мікрокоманд / О.О. Баркалов, К.М. Єфіменко // Штучний інтелект. — 2011. — № 4. — С. 253-259. — Бібліогр.: 10 назв. — укр.

Запропоновано метод, що дозволяє спростити схему адресації композиційного мікропрограмного пристрою керування з оптимальною адресацією мікрокоманд, яка реалізована на FPGA. Метод заснований на використанні процедури елементаризації операторних лінійних ланцюгів з розділенням кодів і оптимальним кодуванням операторних лінійних ланцюгів. Застосування даного методу забезпечує зменшення числа LUT-елементів в FPGA мікросхемі. Предложен метод, позволяющий упростить схему адресации композиционного микропрограммного устройства управления с оптимальной адресацией микрокоманд, реализованную на FPGA. Метод основан на использовании процедуры элементаризации операторных линейных цепей с разделением кодов и оптимальным кодированием операторных линейных цепей. Применение данного метода обеспечивает уменьшение числа LUT-элементов в FPGA микросхеме. The method is proposed that leads to simplification of the circuit of addressing of compositional microprogram control unit with optimum addressing microinstractions implemented on FPGA. The method is based on usage of procedure elementarization of operational linear chains with sharing of codes and optimal coding of operational linear chains. The application of the method permits to decrease the amount of LUTelements in the chip of FPGA.