Параллельный алгоритм моделирования цифровых устройств с неисправностями для многоядерных систем с общей памятью
Предложен новый параллельный алгоритм моделирования цифровых схем с неисправностями, основанный на одновременном многопоточном моделировании групп неисправностей для каждого входного набора, когда в каждом потоке параллельно по разрядам машинного слова моделируется группа неисправностей. Для ускорен...
Saved in:
| Published in: | Электронное моделирование |
|---|---|
| Date: | 2011 |
| Main Author: | |
| Format: | Article |
| Language: | Russian |
| Published: |
Інститут проблем моделювання в енергетиці ім. Г.Є. Пухова НАН України
2011
|
| Subjects: | |
| Online Access: | https://nasplib.isofts.kiev.ua/handle/123456789/61756 |
| Tags: |
Add Tag
No Tags, Be the first to tag this record!
|
| Journal Title: | Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| Cite this: | Параллельный алгоритм моделирования цифровых устройств с неисправностями для многоядерных систем с общей памятью / Д.Е. Иванов // Электронное моделирование. — 2011 — Т. 33, № 2. — С. 93-106. — Бібліогр.: 22 назв. — рос. |
Institution
Digital Library of Periodicals of National Academy of Sciences of Ukraine| id |
nasplib_isofts_kiev_ua-123456789-61756 |
|---|---|
| record_format |
dspace |
| spelling |
Иванов, Д.Е. 2014-05-11T08:46:19Z 2014-05-11T08:46:19Z 2011 Параллельный алгоритм моделирования цифровых устройств с неисправностями для многоядерных систем с общей памятью / Д.Е. Иванов // Электронное моделирование. — 2011 — Т. 33, № 2. — С. 93-106. — Бібліогр.: 22 назв. — рос. 0204-3572 https://nasplib.isofts.kiev.ua/handle/123456789/61756 681.518 Предложен новый параллельный алгоритм моделирования цифровых схем с неисправностями, основанный на одновременном многопоточном моделировании групп неисправностей для каждого входного набора, когда в каждом потоке параллельно по разрядам машинного слова моделируется группа неисправностей. Для ускорения работы дополнительно использовано динамическое разбиение списка неисправностей на такие группы. Приведены результаты машинных экспериментов со схемами ISCAS-89, проведенных на 12-ядерной рабочей станции. Запропоновано новий паралельний алгоритм моделювання цифрових схем із пошкодженнями, базований на одночасному багатопоточному моделюванні груп пошкоджень для кожного вхідного набору, коли в кожному потоці паралельно за розрядами машинного слова моделюється група пошкоджень. Для прискорення процесу додатково використано динамічне розбиття списку пошкоджень на такі групи. Наведено результати машинних експериментів зі схемами ISCAS-89, проведених на 12-ядерній робочій станції. A new algorithm for parallel many-threaded fault simulation of digital circuits is proposed. It is based on the concurrent many-threaded simulation of the groups of faults for each input vector. Each group of faults is simulated in bit-parallel way. The dynamic fault partitioning for forming such groups is used to speed-up the algorithm. The results of computational experiments on ISCAS-89 benchmarks circuits are reported, which are obtained on the 12-core workstation. Авторы выражают благодарность компании Intel, а также ее подразделению Intel Software Network за предоставленную возможность доступа к 12-ядерной рабочей станции лаборатории Manycore Testing Lab, а также личную благодарность Майку Пирсу и Питеру Гинсбику за оказанную техническую поддержу во время сессии доступа и после нее. ru Інститут проблем моделювання в енергетиці ім. Г.Є. Пухова НАН України Электронное моделирование Вычислительные процессы и системы Параллельный алгоритм моделирования цифровых устройств с неисправностями для многоядерных систем с общей памятью Article published earlier |
| institution |
Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| collection |
DSpace DC |
| title |
Параллельный алгоритм моделирования цифровых устройств с неисправностями для многоядерных систем с общей памятью |
| spellingShingle |
Параллельный алгоритм моделирования цифровых устройств с неисправностями для многоядерных систем с общей памятью Иванов, Д.Е. Вычислительные процессы и системы |
| title_short |
Параллельный алгоритм моделирования цифровых устройств с неисправностями для многоядерных систем с общей памятью |
| title_full |
Параллельный алгоритм моделирования цифровых устройств с неисправностями для многоядерных систем с общей памятью |
| title_fullStr |
Параллельный алгоритм моделирования цифровых устройств с неисправностями для многоядерных систем с общей памятью |
| title_full_unstemmed |
Параллельный алгоритм моделирования цифровых устройств с неисправностями для многоядерных систем с общей памятью |
| title_sort |
параллельный алгоритм моделирования цифровых устройств с неисправностями для многоядерных систем с общей памятью |
| author |
Иванов, Д.Е. |
| author_facet |
Иванов, Д.Е. |
| topic |
Вычислительные процессы и системы |
| topic_facet |
Вычислительные процессы и системы |
| publishDate |
2011 |
| language |
Russian |
| container_title |
Электронное моделирование |
| publisher |
Інститут проблем моделювання в енергетиці ім. Г.Є. Пухова НАН України |
| format |
Article |
| description |
Предложен новый параллельный алгоритм моделирования цифровых схем с неисправностями, основанный на одновременном многопоточном моделировании групп неисправностей для каждого входного набора, когда в каждом потоке параллельно по разрядам машинного слова моделируется группа неисправностей. Для ускорения работы дополнительно использовано динамическое разбиение списка неисправностей на такие группы. Приведены результаты машинных экспериментов со схемами ISCAS-89, проведенных на 12-ядерной рабочей станции.
Запропоновано новий паралельний алгоритм моделювання цифрових схем із пошкодженнями, базований на одночасному багатопоточному моделюванні груп пошкоджень для кожного вхідного набору, коли в кожному потоці паралельно за розрядами машинного слова моделюється група пошкоджень. Для прискорення процесу додатково використано динамічне розбиття списку пошкоджень на такі групи. Наведено результати машинних експериментів зі схемами ISCAS-89, проведених на 12-ядерній робочій станції.
A new algorithm for parallel many-threaded fault simulation of digital circuits is proposed. It is based on the concurrent many-threaded simulation of the groups of faults for each input vector. Each group of faults is simulated in bit-parallel way. The dynamic fault partitioning for forming such groups is used to speed-up the algorithm. The results of computational experiments on ISCAS-89 benchmarks circuits are reported, which are obtained on the 12-core workstation.
|
| issn |
0204-3572 |
| url |
https://nasplib.isofts.kiev.ua/handle/123456789/61756 |
| citation_txt |
Параллельный алгоритм моделирования цифровых устройств с неисправностями для многоядерных систем с общей памятью / Д.Е. Иванов // Электронное моделирование. — 2011 — Т. 33, № 2. — С. 93-106. — Бібліогр.: 22 назв. — рос. |
| work_keys_str_mv |
AT ivanovde parallelʹnyialgoritmmodelirovaniâcifrovyhustroistvsneispravnostâmidlâmnogoâdernyhsistemsobŝeipamâtʹû |
| first_indexed |
2025-11-29T11:32:44Z |
| last_indexed |
2025-11-29T11:32:44Z |
| _version_ |
1850854849930854400 |