Структура и функции управляющего пакета интеллектуальной системы памяти
Запропоновані структура і функції керуючого пакета інтелектуальної системи пам'яті (ІСП) і його складових полів. Предложены структура и функции управляющего пакета интеллектуальной системы памяти (ИСП) и его составляющих полей. Structure and functions of a control packet of intellectual system...
Збережено в:
| Дата: | 2009 |
|---|---|
| Автор: | |
| Формат: | Стаття |
| Мова: | Russian |
| Опубліковано: |
Інститут кібернетики ім. В.М. Глушкова НАН України
2009
|
| Онлайн доступ: | https://nasplib.isofts.kiev.ua/handle/123456789/6519 |
| Теги: |
Додати тег
Немає тегів, Будьте першим, хто поставить тег для цього запису!
|
| Назва журналу: | Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| Цитувати: | Структура и функции управляющего пакета интеллектуальной системы памяти / Е.В. Елисеева // Комп’ютерні засоби, мережі та системи. — 2009. — № 8. — С. 130-137. — Бібліогр.: 5 назв. — рос. |
Репозитарії
Digital Library of Periodicals of National Academy of Sciences of Ukraine| id |
nasplib_isofts_kiev_ua-123456789-6519 |
|---|---|
| record_format |
dspace |
| spelling |
Елисеева, Е.В. 2010-03-05T15:06:52Z 2010-03-05T15:06:52Z 2009 Структура и функции управляющего пакета интеллектуальной системы памяти / Е.В. Елисеева // Комп’ютерні засоби, мережі та системи. — 2009. — № 8. — С. 130-137. — Бібліогр.: 5 назв. — рос. 1817-9908 https://nasplib.isofts.kiev.ua/handle/123456789/6519 681.324 Запропоновані структура і функції керуючого пакета інтелектуальної системи пам'яті (ІСП) і його складових полів. Предложены структура и функции управляющего пакета интеллектуальной системы памяти (ИСП) и его составляющих полей. Structure and functions of a control packet of intellectual system of memory and its component fields are offered. ru Інститут кібернетики ім. В.М. Глушкова НАН України Структура и функции управляющего пакета интеллектуальной системы памяти Structure and functions of a control packet of intellectual system of memory Article published earlier |
| institution |
Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| collection |
DSpace DC |
| title |
Структура и функции управляющего пакета интеллектуальной системы памяти |
| spellingShingle |
Структура и функции управляющего пакета интеллектуальной системы памяти Елисеева, Е.В. |
| title_short |
Структура и функции управляющего пакета интеллектуальной системы памяти |
| title_full |
Структура и функции управляющего пакета интеллектуальной системы памяти |
| title_fullStr |
Структура и функции управляющего пакета интеллектуальной системы памяти |
| title_full_unstemmed |
Структура и функции управляющего пакета интеллектуальной системы памяти |
| title_sort |
структура и функции управляющего пакета интеллектуальной системы памяти |
| author |
Елисеева, Е.В. |
| author_facet |
Елисеева, Е.В. |
| publishDate |
2009 |
| language |
Russian |
| publisher |
Інститут кібернетики ім. В.М. Глушкова НАН України |
| format |
Article |
| title_alt |
Structure and functions of a control packet of intellectual system of memory |
| description |
Запропоновані структура і функції керуючого пакета інтелектуальної системи пам'яті (ІСП) і його складових полів.
Предложены структура и функции управляющего пакета интеллектуальной системы памяти (ИСП) и его составляющих полей.
Structure and functions of a control packet of intellectual system of memory and its component fields are offered.
|
| issn |
1817-9908 |
| url |
https://nasplib.isofts.kiev.ua/handle/123456789/6519 |
| citation_txt |
Структура и функции управляющего пакета интеллектуальной системы памяти / Е.В. Елисеева // Комп’ютерні засоби, мережі та системи. — 2009. — № 8. — С. 130-137. — Бібліогр.: 5 назв. — рос. |
| work_keys_str_mv |
AT eliseevaev strukturaifunkciiupravlâûŝegopaketaintellektualʹnoisistemypamâti AT eliseevaev structureandfunctionsofacontrolpacketofintellectualsystemofmemory |
| first_indexed |
2025-11-26T02:45:02Z |
| last_indexed |
2025-11-26T02:45:02Z |
| _version_ |
1850609027389587456 |
| fulltext |
Комп’ютерні засоби, мережі та системи. 2009, № 8 130
E.V. Yelisyeyeva
STRUCTURE AND FUNCTIONS
OF A CONTROL PACKET
OF INTELLECTUAL SYSTEM
OF MEMORY
Structure and functions of a control
packet of intellectual system of
memory and its component fields
are offered.
Запропоновані ст рукт ура і функ-
ції керуючого пакет а інт елект у-
альної сист еми пам'ят і (ІСП) і
його складових полів.
Предлож ены ст рукт ура и функ-
ции управляющего пакет а инт ел-
лект уальной сист емы памят и
(ИСП) и его сост авляющих полей.
Е.В. Елисеева, 2009
УДК 681.324
Е.В. ЕЛИСЕЕВА
СТРУКТУРА И ФУНКЦИИ
УПРАВЛЯЮЩЕГО ПАКЕТА
ИНТЕЛЛЕКТУАЛЬНОЙ
СИСТЕМЫ ПАМЯТИ
Введение. Интеллектуальная система памяти
(ИСП) компьютера – это система памяти,
совмещающая функции хранения и обработ-
ки информации за счет перенесения от ос-
новного процессора части вычислений не-
посредственно в память, где размещено мно-
жество элементов обработки информации.
ИСП часто определяют как “процессор-в-
памяти” (“Processor-in-memory”) или PIM-
системы по основному признаку – наличие в
БИС памяти процессорных элементов. Бла-
годаря особенностям архитектурно-струк-
турной организации ИСП, построенные на их
основе компьютерные системы (КС), имеют
ряд преимуществ по сравнению с КС с клас-
сической архитектурой, особенно, когда речь
идет о решении задач в Petaflops-ном диапа-
зоне при массовом обращении к памяти за
данными и широком распараллеливании вы-
числительного процесса [1, 2].
За рубежом создано несколько архитектур
КС на базе интеллектуальной памяти. Среди
них наиболее известны [1–3]: Active Pages
(“активная страницa”) Data Intensive Archi-
tecture – DIVA (интенсивная архитектура
данных), архитектура IRAM (интеллектуаль-
ная оперативная память), VIRAM (векторная
IRAM), архитектура с потоком памяти поль-
зовательского уровня (User-Level Memory
Thread – ULMT) и др. Далее приведены осо-
бенности отдельных ИСП и их эффектив-
ность использования согласно [1 – 3].
DIVA – уникальна для поддержки нерегу-
лярных приложений, включая умножение
разреженной матрицы и отслеживание указа-
СТРУКТУРА И ФУНКЦИИ УПРАВЛЯЮЩЕГО ПАКЕТА ИНТЕЛЛЕКТУАЛЬНОЙ СИСТЕМЫ ПАМЯТИ
Комп’ютерні засоби, мережі та системи. 2009, № 8 131
теля. Моделирования показали, что такие типы нерегулярных приложений обес-
печивают ускорение от 1.6 до 30 раз, когда они выполнены на архитектуре
DIVA. Подход к интегрированию элементарных процессоров с системой обыч-
ной памяти при сохранении ведущего процессора делает архитектуру DIVA
близко связанной с проектом Active Pages. Однако, Active Pages интегрирует
большое число элементарных процессоров в системе памяти, в то время как
DIVA содержит меньше, но более сложных процессоров. Еще одно отличие –
Active Pages ограничивает совместное использование связи между элементар-
ными процессорами в системе памяти, тогда как DIVA содержит специализиро-
ванную сеть, чтобы поддержать коммуникацию между чипами PIM.
Интеллектуальная оперативная память (IRAM) состоит из процессора и не-
скольких банков динамической оперативной памяти. Миграция динамической
оперативной памяти на процессорную подложку значительно увеличивает поло-
су пропускания памяти и понижает время ожидания памяти процессором. Моде-
лирование показывает, что архитектура VIRAM в состоянии вычислить пере-
ходное выражение ориентированного графа в плотном представлении более чем
в два раза быстрее, чем на рабочей станции Intel P4 1.5 Ггц.
VIRAM – это архитектура IRAM с применением векторного процессора. Он
в состоянии выполнить идентичные операции на всех элементах вектора или
массива параллельно. Поскольку векторные вычисления чрезвычайно ценны для
многих мультимедийных приложений, система VIRAM главным образом пред-
назначена для потоковых или мультимедийных приложений в реальном време-
ни. Пиковая полоса пропускания памяти архитектуры VIRAM – 6.4 ГВ/с, что
в 5−10 раз выше, чем у большинства КС с классической архитектурой. Как
IRAM, так и VIRAM архитектуры предложены как возможные системные архи-
тектуры интеллектуальной памяти для поддержки мультимедийных и встраи-
ваемых приложений.
Архитектура с потоком памяти пользовательского уровня (User-Level
Memory Thread – ULMT) встраивает дополнительную вычислительную мощ-
ность в контроллер памяти, исключая объединение динамической оперативной
памяти (DRAM) и логики обработки на одной подложке. Это позволяет исполь-
зовать коммерческую БИС память. ULMT выполняет предвыборку корреляции в
поддержку приложения, работающего на основном процессоре. Предвыборка
корреляции использует предыдущие последовательности обращений к памяти,
чтобы предсказать будущие доступы к памяти и предварительную выборку этих
адресов в кэш процессора. Чипы динамической оперативной памяти остаются
неизменными. Моделирование показало, что архитектура ULMT может обеспе-
чить для некоторых приложений до 58 % ускорения по сравнению с реализацией
этих приложений на классических КС.
Image-архитектура поддерживает приложения, показывающие высокий па-
раллелизм данных. Image включает несколько арифметических блоков, разме-
щенных в отдельный чип от чипов памяти. Такое разделение позволяет транзак-
ции чтения и записи, инициализированные ведущим процессором, эффективно
Е.В. ЕЛИСЕЕВА
Комп’ютерні засоби, мережі та системи. 2009, № 8 132
перекрывать с вычислением в системе памяти. Image может значительно пре-
взойти по быстродействию VIRAM для тех приложений, которые оцениваются
существенно большим значением отношения количества операций на количест-
во доступов к памяти.
Другая интеллектуальная архитектура системы памяти, названная “Модуль
арифметики, памяти и интерфейса” (Memory Arithmetic Unit and Interface –
MAYI) объединила в себе некоторые особенности архитектур Active Pages,
DIVA и архитектуры ULMT [3]. Подобно ULMT (в отличие от Active Pages и
DIVA) архитектура MAYI содержит логику обработки на том чипе, где разме-
щен контроллер памяти.
Моделирование MAUI показало, что приложения могут быть реализованы
на этой архитектуре приблизительно на 80 % быстрее, чем при использовании
классической КС.
Основой потокового вычислительного процесса ИСП-архитектуры, являет-
ся управляемое сообщением вычисление. Его выполняют соответствующие
механизмы интерпретации "на модуле", быстро опознающие последователь-
ность операций, которые должны быть выполнены, и строки данных, над кото-
рыми выполняется операция. Поддержка управляемого сообщением вычисления
опирается на концепцию пакетов, предложенных применительно к ИСП в про-
екте DIVA. Структура и функциональное назначение пакета и его отдельных
компонентов (полей) для каждой PIM-системы являются специфическими, так
как проектируемые PIM-системы ориентировались на конкретную задачу
(в лучшем случае – на класс задач), и поэтому такого рода информация о паке-
тах отсутствует в отечественных и зарубежных источниках. Однако роль управ-
ляющего пакета в организации вычислительного процесса ИСП чрезвычайно
велика: пакет, вырабатываемый хост-машиной, на системном уровне фактически
запускает и управляет процессами как внутри чипа, так и за его пределами при
взаимодействии с другими аналогичными чипами, дополнительной памятью и
внешними устройствами. Поэтому в данной работе рассматривается структура
и функции управляющего пакета, который в своей основе может быть исполь-
зован в качестве исходного варианта при проектировании ИСП.
Структура и функции управляющего пакета ИСП. Как показал зарубеж-
ный опыт, создание интеллектуальных систем памяти является реальным при
современном уровне развития интегральной технологии, а их применение впол-
не оправданным. Так как построенные на их основе компьютерные системы при
решении определенного класса задач обеспечивают выигрыш в производитель-
ности от нескольких процентов до нескольких тысяч раз по сравнению с КС
с классической архитектурой. Этот выигрыш становится особенно ощутимым,
если речь идет о задачах, поддающихся широкому распараллеливанию при мас-
совом обращении к памяти за данными и при требованиях к скорости обработки
информации в Petaflops-ном диапазоне. Однако эти положительные качества ин-
теллектуальных систем памяти, объясняемые, прежде всего, особенностями их
архитектурно-структурной организации, снижаются следующими факторами,
СТРУКТУРА И ФУНКЦИИ УПРАВЛЯЮЩЕГО ПАКЕТА ИНТЕЛЛЕКТУАЛЬНОЙ СИСТЕМЫ ПАМЯТИ
Комп’ютерні засоби, мережі та системи. 2009, № 8 133
которые в основном продиктованы интегральной технологией создания БИС
памяти. При этом в качестве очевидных факторов выступают:
– фиксированное количество элементов памяти и логических элементов на
кристалле, ориентированных на решение конкретной задачи (в лучшем случае
класса задач), что препятствует оптимизации интеллектуальной памяти по емко-
сти памяти и соответственно по стоимости;
– необходимость доработки существующих системного и прикладного про-
граммного обеспечений, что продиктовано особенностями их архитектурно-
структурной организации и характером решаемых задач [4].
Эти факторы в основном препятствовали широкому распространению и ис-
пользованию ИСП в различных сферах человеческой деятельности. Появление
программируемых логических схем (ПЛИС) существенно не изменило создав-
шееся положение, поскольку они, во-первых, не исключили второй фактор. Во-
вторых, обеспечивая возможность перестройки компонентов архитектуры ИСП,
они при этом из-за особенностей технологии их создания снижают производи-
тельность системы в целом. С этой точки зрения наиболее перспективным явля-
ется подход к оптимизации архитектуры БИС памяти путем выбора для решения
конкретной задачи находящихся на кристалле заведомо введенных избыточных
ресурсов [5]. Такой подход фактически снимает влияние первого фактора на се-
рийноспособность и широкое использование ИСП. На рис. 1 показана укруп-
ненная структурная схема ИСП такого типа.
В соответствие с этим в данной работе приводится описание структуры
управляющего пакета и функций его полей с ориентацией на реконфигурируе-
мую PIM-систему широкого назначения, подробно рассмотренную в [5].
В общем случае пакет может быть представлен в виде кортежа W =
= (А, В, D), где A – микросервер адресата, B – команда, D – список параметров.
Микросервер адресата представляется виртуальной адресацией, которая ото-
бражается аппаратными средствами, чтобы адресовать узел, которому нужно
поставить пакет. Компонент команды пакета, вместе с его параметрами, опреде-
ляет действие, которое будет выполнено по прибытию пакета на объект адреса-
та. Это может быть любая спецификация микро метода или явная последова-
тельность кода, которая будет выполнена в микросервере адресата. Список па-
раметров пакета содержит параметры любого вида, поддержанного системой.
Интерпретация параметров может зависеть от приложения, команды пакета,
его объекта адресата; параметр может использоваться, чтобы определить "про-
должение" действия, инициализированного в микросервере адресата, такого как
возвращение значения. Пакеты позволяют осуществлять разбиение или расщеп-
ление операций, сокращая тем самым общее время задержки информации для
всей системы. Их эффективность существенно повышается при аппаратной под-
держке реализуемых ими функций. На рис. 2 показан пример структуры пакета,
содержащего поля, согласно вышеприведенному представлению пакета.
Е.В. ЕЛИСЕЕВА
Комп’ютерні засоби, мережі та системи. 2009, № 8 134
При этом приняты следующие обозначения:
СДПоп – спецификатор действия пакета, определяющий операции, которые
должны быть выполнены объектом-адресатом после получения пакета;
ПД1 – поле значения параметров (данных), которые могут использоваться
СДПоп ПД1 КОПстр
ПРреж
ПРрес
КЗсп
ККчип
ЧТв.адр
ПДм.чип
Пнастр
ККм/чип
Пдоп
ПДзак
HOST-
машина
Банки
памяти
Массив
ПЯ
Связь с
другими
чипами
Шина (PCI)
ГП КЭШ
Межчиповая сеть
ВП
КЭШ
N-й чип
Интерфейс-
ные схемы
БОУП
ВП
КЭШ
С1
С2
С3
ВП
КЭШ
1-й чип
Интерфейс-
ные схемы
БОУП
ВП
КЭШ
С1
С2
С3
Обозначения: ГП – главный процессор (процессор хост-машины); ВП– ведущий процессор;
ПЯ – процессорные ядра (процессоры памяти); БОУП – блок обработки управляющего
пакета; БЗТК – блок загрузки и тестового контроля; КЭШ – память типа КЭШ; С1, С2, С3 –
селекторы выбора ВП, ПЯ и банков памяти соответственно.
Контроллер
БИС-памяти
Контроллер
БИС-памяти
БЗТК БЗТК
Загрузка
Управляющий
пакет
Управляющий
пакет
РИС. 1. Схема ИСП, иллюстрирующая способ реконфигурации архитектуры путем выбора
с помощью селекторов требуемых ресурсов из избыточных
РИС. 2. Вариант структуры управляющего пакета ИСП
СТРУКТУРА И ФУНКЦИИ УПРАВЛЯЮЩЕГО ПАКЕТА ИНТЕЛЛЕКТУАЛЬНОЙ СИСТЕМЫ ПАМЯТИ
Комп’ютерні засоби, мережі та системи. 2009, № 8 135
при выполнении текущего действия, или могут быть частью процесса, который
переносит значения в следующие местоположения;
КОПстр – код строки явных операций, определяющий действие пакета;
ПРреж – поле признака, отражающего характер и последовательность дейст-
вий в различных режимах работы системы памяти, в том числе – в качестве
обычной памяти, а также в качестве “процессора в памяти”;
ПРрес – поле признака использования ресурсов обработки информации соб-
ственного кристалла или дополнительных ресурсов за счет других чипов, под-
ключенных через соответствующие интерфейсы;
КЗсп – коды запуска сервисных программ для выполнения функций: разбие-
ния задачи на параллельные фрагменты, разбиения алгоритма на гранулы верх-
него уровня, формирования нового управляющего пакета, библиотеки стандарт-
ных подпрограмм, загрузки данных и тестирования чипа и др.;
ККчип – код для управления коммутацией внутри чипа;
ККм/чип – код для управления коммутацией межчиповой сети;
ЧТв.адр – поле адреса для чтения отдаленного, виртуального адресного
обращения;
ПДм.чип – поле адреса для передачи блоков данных между отдаленными
чипами;
Пдоп – дополнительные (вспомогательные) поля, необходимые для на-
дежной транспортировки, обнаружения ошибок, маршрутизации и управления
контекста;
ПДзак – заключительный элемент пакета – поле, определяющее последую-
щие действия после окончания выполнения данного пакета, например, могут
быть созданы один или более потоков и посланы отдаленным (вне чипа)
узлам. Иногда действие пакета приводит к созданию одного или более дочерних
пакетов.
Применительно к предлагаемой системе памяти (рис. 1) управляющий па-
кет, помимо вышеуказанных полей, содержит поля и признаки, отражающие ха-
рактер и последовательность действий, обеспечивающих настройку архитектур-
но-структурного образа системы (Пнастр) перед запуском её на решение кон-
кретной задачи, а также при необходимости перестройку системы в процессе
работы, путем подключения соответствующего ведущего процессора (ВП), вы-
бора типа и количества соответствующих банков памяти, а также выбора типа и
количества процессорных ядер (ПЯ).
Все пакеты направляются к объекту – получателю или адресату, все адреса
пакета – виртуальные адреса, которые могут идентифицировать индивидуаль-
ные переменные, блоки данных, структур, объектов или потоков, а также пото-
ков ввода-вывода. Пакет может изменяться по длине, таким образом, обеспечи-
вая эффективную обработку простых операций с маленькими пакетами и эффек-
Е.В. ЕЛИСЕЕВА
Комп’ютерні засоби, мережі та системи. 2009, № 8 136
тивным использованием полосы пропускания для перемещения больших блоков
данных. Интерфейсы пакета (последовательно-параллельные) представлены ка-
налами для активного управляемого сообщением вычисления между чипами.
Пакеты также могут использоваться для выполнения операций типа отда-
ленной загрузки или хранения, а также для вызова методов обработки на другой
аналогичный чип системы памяти, перемещая тем самым с помощью пакетов
методы обработки ближе к данным за меньшее время, чем данные (как обычно)
передаются к ним. Элементы чипов (например, процессорные ядра), принимая
переданные методы обработки информации, исполняют указанные действия,
приводящие к локальной модификации их состояния, к порождению и отправке
новых пакетов к другим чипам. Пакеты позволяют осуществлять разбиение или
расщепление операций, обеспечивая тем самым допустимое время ожидания для
всей системы. Их эффективность существенно повышается при аппаратной под-
держке реализуемых ими функций.
Следует отметить, что состав полей управляющего пакета и разрядность ка-
ждого поля определяется типом и функциональными возможностями ИСП, а
также особенностями решаемых с помощью ИСП задач. При этом длина (коли-
чество разрядов) управляющего пакета может быть равна длине строки храни-
мых в памяти данных (например, 256 бит), и поэтому пакеты могут быть сохра-
нены в строке широких регистров и обработаны непосредственно широким
арифметико-логическом устройством (АЛУ).
Управляющий пакет формируется хост-машиной и поступает на блок обра-
ботки управляющего пакета (БОУП), который может работать непосредственно
с локальным контроллером памяти и механизмом переадресации, не участвуя в
управлении потоком и в модулях выполнения (рис. 1).
БОУП анализирует все поля поступающего пакета и вырабатывает сигналы
синхронизации и управляющие сигналы для селектора С1 выбора ВП, второго
селектора С2 выбора банка памяти, третьего селектора С3 выбора ПЯ, а также
сигналы синхронизации и управляющие сигналы для обеспечения работоспо-
собности интерфейса внешней памяти, интерфейса ввода-вывода, контроллера
памяти, а также других схем и узлов системы памяти.
БОУП может использовать пакет как основу для установления потока, кото-
рый продолжит предназначенное действие. После завершения действия, один
или более потоков могут быть созданы и посланы отдаленным (вне чипа) узлам.
БОУП принимает спецификацию пакета возвращения от менеджера потока и
запускает его через межчиповую сеть. Однако, для маленького подмножества
простых операций пакета БОУП способен сам создавать результирующий пакет
из первоначального пакета.
Выводы. Создание и применение интеллектуальных систем памяти являет-
ся актуальным, так как построенные на их основе компьютерные системы обес-
печивают выигрыш в производительности от нескольких процентов до несколь-
ких тысяч раз по сравнению с КС с классической архитектурой при решении
определенного класса задач, характерными особенностями которых являются:
СТРУКТУРА И ФУНКЦИИ УПРАВЛЯЮЩЕГО ПАКЕТА ИНТЕЛЛЕКТУАЛЬНОЙ СИСТЕМЫ ПАМЯТИ
Комп’ютерні засоби, мережі та системи. 2009, № 8 137
массовое обращение к памяти, возможность широкого распараллеливания при
требованиях Petaflops-ного диапазона производительности системы.
Определение структуры и функций управляющего пакета является чрезвы-
чайно важным для проектирования интеллектуальной системы памяти и КС на
её основе, так как управляющий пакет является основным инструментом на сис-
темном уровне организации потоковой обработки информации, управляя основ-
ными процессами внутри чипа и за его пределами при взаимосвязи между чипа-
ми, внешней памятью и различными устройствами ввода-вывода.
Предложенные структура и функции управляющего пакета могут быть ис-
пользованы в качестве исходных при проектировании ИПС и компьютерных
систем на их основе с потоковой обработкой информации, в частности при соз-
дании предложенной ранее в Институте кибернетики имени В.М. Глушкова
НАН Украины интеллектуальной системы памяти с реконфигурируемой струк-
турой.
1. Палагин А.В., Яковлев Ю.С., Тихонов Б.М. Основные принципы построения вычисли-
тельных систем с архитектурой “Процессор-в-памяти”(Processor-in-Memory) // Управ-
ляющие системы и машины. – 2004. – № 5. – С. 30 – 37.
2. Палагин А.В., Яковлев Ю.С., Тихонов Б.М., Першко И.М. Архитектурно-структурная ор-
ганизация компьютерных средств класса “Процессор-в-памяти” // Математичні машини
і системи. – 2005. – № 3.– С. 3 –16.
3. Teller Justin Stevenson. Performance characteristics of an intelligent memory system. –
http:// www.ece.osu.edu/~tellerj/ms-thesis.pdf.
4. Елисеева Е.В., Яковлев Ю.С. О концепции построения программной среды PIM-систем //
Управляющие системы и машины. – 2008. – № 4. – С. 58 – 67
5. Сергієнко І.В., Кривонос Ю.Г., Палагін О.В., Коваль В.М., Яковлєв Ю.С., Тихонов Б.М.
Інститут кібернетики імені В.М. Глушкова НАН України. Система пам’яті з інтеграцією
функцій зберегання та обробки інформації на одному кристалі. Деклараційний патент на
корисну модель. № 6259. G06F13/00, G06F12/00. 15.04.2005. Бюл. № 4. – 24 c.
Получено 05.03.2009
С1
КЭШ
ВП
БОУП
ВП
С1
ВП
БОУП
ВП
Межчиповая сеть
|