Архитектура семейства реконфигурируемых вычислительных систем на основе ПЛИС
В статье приводится описание архитектуры и принципов построения семейства реконфигурируемых
 вычислительных систем с динамически перестраиваемой архитектурой на основе ПЛИС
 производительностью до 6 Тфлопс, создаваемого в рамках Федеральной целевой программы
 «Исследования и...
Gespeichert in:
| Datum: | 2008 |
|---|---|
| Hauptverfasser: | , , |
| Format: | Artikel |
| Sprache: | Russisch |
| Veröffentlicht: |
Інститут проблем штучного інтелекту МОН України та НАН України
2008
|
| Schlagworte: | |
| Online Zugang: | https://nasplib.isofts.kiev.ua/handle/123456789/7135 |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| Назва журналу: | Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| Zitieren: | Архитектура семейства реконфигурируемых вычислительных систем на основе ПЛИС / И.А. Каляев, И.И. Левин, Е.А. Семерников // Штучний інтелект. — 2008. — № 3. — С. 663-673. — Бібліогр.: 10 назв. — рос. |
Institution
Digital Library of Periodicals of National Academy of Sciences of Ukraine| _version_ | 1862637159663534080 |
|---|---|
| author | Каляев, И.А. Левин, И.И. Семерников, Е.А. |
| author_facet | Каляев, И.А. Левин, И.И. Семерников, Е.А. |
| citation_txt | Архитектура семейства реконфигурируемых вычислительных систем на основе ПЛИС / И.А. Каляев, И.И. Левин, Е.А. Семерников // Штучний інтелект. — 2008. — № 3. — С. 663-673. — Бібліогр.: 10 назв. — рос. |
| collection | DSpace DC |
| description | В статье приводится описание архитектуры и принципов построения семейства реконфигурируемых
вычислительных систем с динамически перестраиваемой архитектурой на основе ПЛИС
производительностью до 6 Тфлопс, создаваемого в рамках Федеральной целевой программы
«Исследования и разработки по приоритетным направлениям развития научно-технологического
комплекса России на 2007 – 2012 годы». В качестве основного вычислительного элемента в них
используются не универсальные микропроцессоры, а программируемые логические интегральные
схемы сверхбольшой интеграции. Все представители семейства предназначены для решения
вычислительно трудоемких задач различных предметных областей, обеспечивают реальную
производительность не ниже 50 % от пиковой производительности на широком классе задач и имеют
практически линейный рост производительности при наращивании аппаратного ресурса.
У статті наводиться опис архітектури і принципів побудови родини обчислювальних систем, що
реконфігуруються, з динамічною перебудовуваною архітектурою на основі ПЛІС продуктивністю до
6 Тфлопс, створюваної у рамках Федеральної цільової програми «Исследования и разработки по
приоритетным направлениям развития научно-технологического комплекса России на 2007 – 2012 годы».
У якості основного обчислювального елемента у них використовуються не універсальні мікропроцесори, а
програмовані логічні інтегральні схеми надвеликої інтеграції. Всі представники родини призначені
для розв’язання обчислювально працемістких задач різноманітних предметних галузей, забезпечують
реальну продуктивність не менш 50 % від пікової продуктивності на широкому класі задач і мають
практично лінійне зростання продуктивності при нарощуванні апаратного ресурсу
In the article is given description of architecture and design principles of family of reconfigurable computer
systems with dynamically reconfigurable architecture on the base of FPGA and performance up to 6 TFlops.
The family is designed within the framework of Federal program budgeting “Research and development on
priority directions of Russian scientific and technological complex development in 2007-2012”. As a basic
computational element in these systems are used VLSI FPGAs instead of general-purpose microprocessors.
All representatives of the family are considered to be used for solving tasks of high computational complexity
from various problem areas. Computer systems provide real performance above 50 % from peak performance
on wide class of tasks and have practically linear performance growth during hardware resource increasing.
|
| first_indexed | 2025-11-30T22:31:05Z |
| format | Article |
| fulltext | |
| id | nasplib_isofts_kiev_ua-123456789-7135 |
| institution | Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| issn | 1561-5359 |
| language | Russian |
| last_indexed | 2025-11-30T22:31:05Z |
| publishDate | 2008 |
| publisher | Інститут проблем штучного інтелекту МОН України та НАН України |
| record_format | dspace |
| spelling | Каляев, И.А. Левин, И.И. Семерников, Е.А. 2010-03-24T17:39:15Z 2010-03-24T17:39:15Z 2008 Архитектура семейства реконфигурируемых вычислительных систем на основе ПЛИС / И.А. Каляев, И.И. Левин, Е.А. Семерников // Штучний інтелект. — 2008. — № 3. — С. 663-673. — Бібліогр.: 10 назв. — рос. 1561-5359 https://nasplib.isofts.kiev.ua/handle/123456789/7135 004.272.43 В статье приводится описание архитектуры и принципов построения семейства реконфигурируемых
 вычислительных систем с динамически перестраиваемой архитектурой на основе ПЛИС
 производительностью до 6 Тфлопс, создаваемого в рамках Федеральной целевой программы
 «Исследования и разработки по приоритетным направлениям развития научно-технологического
 комплекса России на 2007 – 2012 годы». В качестве основного вычислительного элемента в них
 используются не универсальные микропроцессоры, а программируемые логические интегральные
 схемы сверхбольшой интеграции. Все представители семейства предназначены для решения
 вычислительно трудоемких задач различных предметных областей, обеспечивают реальную
 производительность не ниже 50 % от пиковой производительности на широком классе задач и имеют
 практически линейный рост производительности при наращивании аппаратного ресурса. У статті наводиться опис архітектури і принципів побудови родини обчислювальних систем, що
 реконфігуруються, з динамічною перебудовуваною архітектурою на основі ПЛІС продуктивністю до
 6 Тфлопс, створюваної у рамках Федеральної цільової програми «Исследования и разработки по
 приоритетным направлениям развития научно-технологического комплекса России на 2007 – 2012 годы».
 У якості основного обчислювального елемента у них використовуються не універсальні мікропроцесори, а
 програмовані логічні інтегральні схеми надвеликої інтеграції. Всі представники родини призначені
 для розв’язання обчислювально працемістких задач різноманітних предметних галузей, забезпечують
 реальну продуктивність не менш 50 % від пікової продуктивності на широкому класі задач і мають
 практично лінійне зростання продуктивності при нарощуванні апаратного ресурсу In the article is given description of architecture and design principles of family of reconfigurable computer
 systems with dynamically reconfigurable architecture on the base of FPGA and performance up to 6 TFlops.
 The family is designed within the framework of Federal program budgeting “Research and development on
 priority directions of Russian scientific and technological complex development in 2007-2012”. As a basic
 computational element in these systems are used VLSI FPGAs instead of general-purpose microprocessors.
 All representatives of the family are considered to be used for solving tasks of high computational complexity
 from various problem areas. Computer systems provide real performance above 50 % from peak performance
 on wide class of tasks and have practically linear performance growth during hardware resource increasing. ru Інститут проблем штучного інтелекту МОН України та НАН України Архитектура, алгоритмическое и программное обеспечение интеллектуальных многопроцессорных систем Архитектура семейства реконфигурируемых вычислительных систем на основе ПЛИС Архітектура родини обчислювальних систем, що реконфігуруються, на основі ПЛІС Article published earlier |
| spellingShingle | Архитектура семейства реконфигурируемых вычислительных систем на основе ПЛИС Каляев, И.А. Левин, И.И. Семерников, Е.А. Архитектура, алгоритмическое и программное обеспечение интеллектуальных многопроцессорных систем |
| title | Архитектура семейства реконфигурируемых вычислительных систем на основе ПЛИС |
| title_alt | Архітектура родини обчислювальних систем, що реконфігуруються, на основі ПЛІС |
| title_full | Архитектура семейства реконфигурируемых вычислительных систем на основе ПЛИС |
| title_fullStr | Архитектура семейства реконфигурируемых вычислительных систем на основе ПЛИС |
| title_full_unstemmed | Архитектура семейства реконфигурируемых вычислительных систем на основе ПЛИС |
| title_short | Архитектура семейства реконфигурируемых вычислительных систем на основе ПЛИС |
| title_sort | архитектура семейства реконфигурируемых вычислительных систем на основе плис |
| topic | Архитектура, алгоритмическое и программное обеспечение интеллектуальных многопроцессорных систем |
| topic_facet | Архитектура, алгоритмическое и программное обеспечение интеллектуальных многопроцессорных систем |
| url | https://nasplib.isofts.kiev.ua/handle/123456789/7135 |
| work_keys_str_mv | AT kalâevia arhitekturasemeistvarekonfiguriruemyhvyčislitelʹnyhsistemnaosnoveplis AT levinii arhitekturasemeistvarekonfiguriruemyhvyčislitelʹnyhsistemnaosnoveplis AT semernikovea arhitekturasemeistvarekonfiguriruemyhvyčislitelʹnyhsistemnaosnoveplis AT kalâevia arhítekturarodiniobčislûvalʹnihsistemŝorekonfíguruûtʹsânaosnovíplís AT levinii arhítekturarodiniobčislûvalʹnihsistemŝorekonfíguruûtʹsânaosnovíplís AT semernikovea arhítekturarodiniobčislûvalʹnihsistemŝorekonfíguruûtʹsânaosnovíplís |