Проектирование на ПЛИС компараторов большой размерности

• Published in: Управляющие системы и машины
• Date: 2009
• Main Author: Соловьев, В.В.
• Format: Article
• Language: Russian
• Published: Міжнародний науково-навчальний центр інформаційних технологій і систем НАН та МОН України 2009
• Subjects: Технические средства информатики
• Online Access: https://nasplib.isofts.kiev.ua/handle/123456789/82760
• Journal Title: Digital Library of Periodicals of National Academy of Sciences of Ukraine
• Cite this: Проектирование на ПЛИС компараторов большой размерности / В.В. Соловьев // Управляющие системы и машины. — 2009. — № 5. — С. 62–68. — Бібліогр.: 9 назв. — рос.

Рассмотрен иерархический метод синтеза на ПЛИС компараторов большого размера, эффективность которого сравнима с двумя методами, реализованными в пакете MAX+PLUSII фирмы Altera, при проектировании компараторов на 256 разрядов, что позволит снизить их стоимость. A hierarchical synthesis method of comparators on CPLD/FPGA is considered. The efficiency of the method can be compared with two methods implemented in Altera’s CAD MAX+PLUSII at designing the comparator on 256 bits. The suggested method will permit of reducing the comparator’s cost. Розглянуто ієрархічний метод синтезу на ПЛІС компараторів великого розміру, ефективність якого можна зрівняти з двома методами, реалізованими в пакеті MAX+PLUSII фірми Altera, при проектуванні компараторів на 256 розрядів, що дозволить здешевити їх.