Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем

• Опубліковано в: : Управляющие системы и машины
• Дата: 2012
• Автори: Черемисинова, Л.Д., Базилевич, Р.П., Логинова, И.П., Щербюк, И.Ф., Базилевич, Л.В.
• Формат: Стаття
• Мова: Russian
• Опубліковано: Міжнародний науково-навчальний центр інформаційних технологій і систем НАН та МОН України 2012
• Теми: Технические средства информатики
• Онлайн доступ: https://nasplib.isofts.kiev.ua/handle/123456789/83082
• Назва журналу: Digital Library of Periodicals of National Academy of Sciences of Ukraine
• Цитувати: Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем / Л.Д. Черемисинова, Р.П. Базилевич, И.П. Логинова, И.Ф. Щербюк, Л.В. Базилевич // Управляющие системы и машины. — 2012. — № 4. — С. 42-50. — Бібліогр.: 30 назв. — рос.

Рассмотрена проблема топологической оптимизации заказных СБИС. Подход заключается в разбиении задачи на две взаимосвязанные подзадачи, решение которых позволяет минимизировать площадь цифровой схемой на кристалле СБИС, занимаемой каждым из блоков цифровой схемы, имеющих регулярную структуру, и путем эффективного размещения макроэлементов. The problem of the topology optimization of custom VLSI is considered. The approach consists in dividing the problem into two interrelated subproblems, whose solution allows to minimize the area of a digital circuit on a VLSI, occupied by each block of the digital circuits with a regular structure, and by efficient macroelements’ placement. Розглянуто проблему топологічної оптимізації замовних НВІС. Підхід полягає в розбитті задачі на дві взаємопов'язані підзадачі, розв’язання яких дозволяє мінімізувати площу цифрової схеми на кристалі НВІС, яка зайнята кожним з блоків цифрової схеми, які мають регулярну структуру, і шляхом ефективного розміщення макроелементів.