Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем

Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем

Рассмотрена проблема топологической оптимизации заказных СБИС. Подход заключается в разбиении задачи на две взаимосвязанные подзадачи, решение которых позволяет минимизировать площадь цифровой схемой на кристалле СБИС, занимаемой каждым из блоков цифровой схемы, имеющих регулярную структуру, и путем...

Full description

Saved in:
Bibliographic Details
Published in:Управляющие системы и машины
Date:2012
Main Authors: Черемисинова, Л.Д., Базилевич, Р.П., Логинова, И.П., Щербюк, И.Ф., Базилевич, Л.В.
Format: Article
Language:Russian
Published: Міжнародний науково-навчальний центр інформаційних технологій і систем НАН та МОН України 2012
Subjects:
Технические средства информатики
Online Access:https://nasplib.isofts.kiev.ua/handle/123456789/83082
Tags: Add Tag
No Tags, Be the first to tag this record!
Journal Title:Digital Library of Periodicals of National Academy of Sciences of Ukraine
Cite this:Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем / Л.Д. Черемисинова, Р.П. Базилевич, И.П. Логинова, И.Ф. Щербюк, Л.В. Базилевич // Управляющие системы и машины. — 2012. — № 4. — С. 42-50. — Бібліогр.: 30 назв. — рос.

Institution

Digital Library of Periodicals of National Academy of Sciences of Ukraine
id nasplib_isofts_kiev_ua-123456789-83082
record_format dspace
spelling Черемисинова, Л.Д.
Базилевич, Р.П.
Логинова, И.П.
Щербюк, И.Ф.
Базилевич, Л.В.
2015-06-14T11:05:34Z
2015-06-14T11:05:34Z
2012
Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем / Л.Д. Черемисинова, Р.П. Базилевич, И.П. Логинова, И.Ф. Щербюк, Л.В. Базилевич // Управляющие системы и машины. — 2012. — № 4. — С. 42-50. — Бібліогр.: 30 назв. — рос.
0130-5395
https://nasplib.isofts.kiev.ua/handle/123456789/83082
519.714.5
Рассмотрена проблема топологической оптимизации заказных СБИС. Подход заключается в разбиении задачи на две взаимосвязанные подзадачи, решение которых позволяет минимизировать площадь цифровой схемой на кристалле СБИС, занимаемой каждым из блоков цифровой схемы, имеющих регулярную структуру, и путем эффективного размещения макроэлементов.
The problem of the topology optimization of custom VLSI is considered. The approach consists in dividing the problem into two interrelated subproblems, whose solution allows to minimize the area of a digital circuit on a VLSI, occupied by each block of the digital circuits with a regular structure, and by efficient macroelements’ placement.
Розглянуто проблему топологічної оптимізації замовних НВІС. Підхід полягає в розбитті задачі на дві взаємопов'язані підзадачі, розв’язання яких дозволяє мінімізувати площу цифрової схеми на кристалі НВІС, яка зайнята кожним з блоків цифрової схеми, які мають регулярну структуру, і шляхом ефективного розміщення макроелементів.
Работа выполнена при финансовой поддержке Белорусского и Украинского республиканских фондов фундаментальных исследований (проекты Ф09К-025 и ДФФД-БРФФД-2009).
ru
Міжнародний науково-навчальний центр інформаційних технологій і систем НАН та МОН України
Управляющие системы и машины
Технические средства информатики
Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем
The Custom VLSI Layout Minimization on the Digital Circuits Topological Design
Мінімізація площі замовних НВІС на етапі топологічного проектування цифрових схем
Article
published earlier
institution Digital Library of Periodicals of National Academy of Sciences of Ukraine
collection DSpace DC
title Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем
spellingShingle Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем
Черемисинова, Л.Д.
Базилевич, Р.П.
Логинова, И.П.
Щербюк, И.Ф.
Базилевич, Л.В.
Технические средства информатики
title_short Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем
title_full Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем
title_fullStr Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем
title_full_unstemmed Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем
title_sort минимизация площади заказных сбис на этапе топологического проектирования цифровых схем
author Черемисинова, Л.Д.
Базилевич, Р.П.
Логинова, И.П.
Щербюк, И.Ф.
Базилевич, Л.В.
author_facet Черемисинова, Л.Д.
Базилевич, Р.П.
Логинова, И.П.
Щербюк, И.Ф.
Базилевич, Л.В.
topic Технические средства информатики
topic_facet Технические средства информатики
publishDate 2012
language Russian
container_title Управляющие системы и машины
publisher Міжнародний науково-навчальний центр інформаційних технологій і систем НАН та МОН України
format Article
title_alt The Custom VLSI Layout Minimization on the Digital Circuits Topological Design
Мінімізація площі замовних НВІС на етапі топологічного проектування цифрових схем
description Рассмотрена проблема топологической оптимизации заказных СБИС. Подход заключается в разбиении задачи на две взаимосвязанные подзадачи, решение которых позволяет минимизировать площадь цифровой схемой на кристалле СБИС, занимаемой каждым из блоков цифровой схемы, имеющих регулярную структуру, и путем эффективного размещения макроэлементов. The problem of the topology optimization of custom VLSI is considered. The approach consists in dividing the problem into two interrelated subproblems, whose solution allows to minimize the area of a digital circuit on a VLSI, occupied by each block of the digital circuits with a regular structure, and by efficient macroelements’ placement. Розглянуто проблему топологічної оптимізації замовних НВІС. Підхід полягає в розбитті задачі на дві взаємопов'язані підзадачі, розв’язання яких дозволяє мінімізувати площу цифрової схеми на кристалі НВІС, яка зайнята кожним з блоків цифрової схеми, які мають регулярну структуру, і шляхом ефективного розміщення макроелементів.
issn 0130-5395
url https://nasplib.isofts.kiev.ua/handle/123456789/83082
citation_txt Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем / Л.Д. Черемисинова, Р.П. Базилевич, И.П. Логинова, И.Ф. Щербюк, Л.В. Базилевич // Управляющие системы и машины. — 2012. — № 4. — С. 42-50. — Бібліогр.: 30 назв. — рос.
work_keys_str_mv AT čeremisinovald minimizaciâploŝadizakaznyhsbisnaétapetopologičeskogoproektirovaniâcifrovyhshem
AT bazilevičrp minimizaciâploŝadizakaznyhsbisnaétapetopologičeskogoproektirovaniâcifrovyhshem
AT loginovaip minimizaciâploŝadizakaznyhsbisnaétapetopologičeskogoproektirovaniâcifrovyhshem
AT ŝerbûkif minimizaciâploŝadizakaznyhsbisnaétapetopologičeskogoproektirovaniâcifrovyhshem
AT bazilevičlv minimizaciâploŝadizakaznyhsbisnaétapetopologičeskogoproektirovaniâcifrovyhshem
AT čeremisinovald thecustomvlsilayoutminimizationonthedigitalcircuitstopologicaldesign
AT bazilevičrp thecustomvlsilayoutminimizationonthedigitalcircuitstopologicaldesign
AT loginovaip thecustomvlsilayoutminimizationonthedigitalcircuitstopologicaldesign
AT ŝerbûkif thecustomvlsilayoutminimizationonthedigitalcircuitstopologicaldesign
AT bazilevičlv thecustomvlsilayoutminimizationonthedigitalcircuitstopologicaldesign
AT čeremisinovald mínímízacíâploŝízamovnihnvísnaetapítopologíčnogoproektuvannâcifrovihshem
AT bazilevičrp mínímízacíâploŝízamovnihnvísnaetapítopologíčnogoproektuvannâcifrovihshem
AT loginovaip mínímízacíâploŝízamovnihnvísnaetapítopologíčnogoproektuvannâcifrovihshem
AT ŝerbûkif mínímízacíâploŝízamovnihnvísnaetapítopologíčnogoproektuvannâcifrovihshem
AT bazilevičlv mínímízacíâploŝízamovnihnvísnaetapítopologíčnogoproektuvannâcifrovihshem
first_indexed 2025-12-07T18:03:38Z
last_indexed 2025-12-07T18:03:38Z
_version_ 1850873603258580992

Similar Items