Применение конвейеризации для увеличения быстродействия логических схем
Представлены алгоритм и программа конвейеризации комбинационных нерегулярных логических схем с целью повышения их быстродействия. Приведены результаты исследования по определению характеристик конвейеризованных схем и выводы об усложнении конвейеризованной схемы и потребляемого ею тока. An algorithm...
Збережено в:
| Опубліковано в: : | Управляющие системы и машины |
|---|---|
| Дата: | 2013 |
| Автори: | , |
| Формат: | Стаття |
| Мова: | Російська |
| Опубліковано: |
Міжнародний науково-навчальний центр інформаційних технологій і систем НАН та МОН України
2013
|
| Теми: | |
| Онлайн доступ: | https://nasplib.isofts.kiev.ua/handle/123456789/83217 |
| Теги: |
Додати тег
Немає тегів, Будьте першим, хто поставить тег для цього запису!
|
| Назва журналу: | Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| Цитувати: | Применение конвейеризации для увеличения быстродействия логических схем / П.Н. Бибило, Н.А. Кириенко // Управляющие системы и машины. — 2013. — № 6. — С. 40-43. — Бібліогр.: 6 назв. — рос. |
Репозитарії
Digital Library of Periodicals of National Academy of Sciences of Ukraine| _version_ | 1862546272578174976 |
|---|---|
| author | Бибило, П.Н. Кириенко, Н.А. |
| author_facet | Бибило, П.Н. Кириенко, Н.А. |
| citation_txt | Применение конвейеризации для увеличения быстродействия логических схем / П.Н. Бибило, Н.А. Кириенко // Управляющие системы и машины. — 2013. — № 6. — С. 40-43. — Бібліогр.: 6 назв. — рос. |
| collection | DSpace DC |
| container_title | Управляющие системы и машины |
| description | Представлены алгоритм и программа конвейеризации комбинационных нерегулярных логических схем с целью повышения их быстродействия. Приведены результаты исследования по определению характеристик конвейеризованных схем и выводы об усложнении конвейеризованной схемы и потребляемого ею тока.
An algorithm and a programme for pipelining of circuits of logic elements to increase the speed of logic circuits are described. The results of the pipelining circuits research are presented. The conclusions about significant increase in complexity and power consumption of pipelining circuit are made.
Подано алгоритм і програму конвеєризації комбінаційних нерегулярних логічних схем з метою підвищення їх швидкодії. Подано результати дослідження з визначення характеристик конвеєризованих схем і висновки про ускладнення конвеєризованої схеми і спожитого нею струму.
|
| first_indexed | 2025-11-25T11:48:31Z |
| format | Article |
| fulltext | |
| id | nasplib_isofts_kiev_ua-123456789-83217 |
| institution | Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| issn | 0130-5395 |
| language | Russian |
| last_indexed | 2025-11-25T11:48:31Z |
| publishDate | 2013 |
| publisher | Міжнародний науково-навчальний центр інформаційних технологій і систем НАН та МОН України |
| record_format | dspace |
| spelling | Бибило, П.Н. Кириенко, Н.А. 2015-06-16T20:12:16Z 2015-06-16T20:12:16Z 2013 Применение конвейеризации для увеличения быстродействия логических схем / П.Н. Бибило, Н.А. Кириенко // Управляющие системы и машины. — 2013. — № 6. — С. 40-43. — Бібліогр.: 6 назв. — рос. 0130-5395 https://nasplib.isofts.kiev.ua/handle/123456789/83217 519.713:681.3 Представлены алгоритм и программа конвейеризации комбинационных нерегулярных логических схем с целью повышения их быстродействия. Приведены результаты исследования по определению характеристик конвейеризованных схем и выводы об усложнении конвейеризованной схемы и потребляемого ею тока. An algorithm and a programme for pipelining of circuits of logic elements to increase the speed of logic circuits are described. The results of the pipelining circuits research are presented. The conclusions about significant increase in complexity and power consumption of pipelining circuit are made. Подано алгоритм і програму конвеєризації комбінаційних нерегулярних логічних схем з метою підвищення їх швидкодії. Подано результати дослідження з визначення характеристик конвеєризованих схем і висновки про ускладнення конвеєризованої схеми і спожитого нею струму. ru Міжнародний науково-навчальний центр інформаційних технологій і систем НАН та МОН України Управляющие системы и машины Технические средства информатики Применение конвейеризации для увеличения быстродействия логических схем Application of Pipelining for Increasing the Speed of Logic Circuits Застосування конвеєризації для підвищення швидкодії логічних схем Article published earlier |
| spellingShingle | Применение конвейеризации для увеличения быстродействия логических схем Бибило, П.Н. Кириенко, Н.А. Технические средства информатики |
| title | Применение конвейеризации для увеличения быстродействия логических схем |
| title_alt | Application of Pipelining for Increasing the Speed of Logic Circuits Застосування конвеєризації для підвищення швидкодії логічних схем |
| title_full | Применение конвейеризации для увеличения быстродействия логических схем |
| title_fullStr | Применение конвейеризации для увеличения быстродействия логических схем |
| title_full_unstemmed | Применение конвейеризации для увеличения быстродействия логических схем |
| title_short | Применение конвейеризации для увеличения быстродействия логических схем |
| title_sort | применение конвейеризации для увеличения быстродействия логических схем |
| topic | Технические средства информатики |
| topic_facet | Технические средства информатики |
| url | https://nasplib.isofts.kiev.ua/handle/123456789/83217 |
| work_keys_str_mv | AT bibilopn primeneniekonveierizaciidlâuveličeniâbystrodeistviâlogičeskihshem AT kirienkona primeneniekonveierizaciidlâuveličeniâbystrodeistviâlogičeskihshem AT bibilopn applicationofpipeliningforincreasingthespeedoflogiccircuits AT kirienkona applicationofpipeliningforincreasingthespeedoflogiccircuits AT bibilopn zastosuvannâkonveêrizacíídlâpídviŝennâšvidkodíílogíčnihshem AT kirienkona zastosuvannâkonveêrizacíídlâpídviŝennâšvidkodíílogíčnihshem |