Реализация автомата Мура в базисе гибридных FPGA - Цололо, С.А. (Управляющие системы и машины, 2014)
Предложенный метод реализации автомата Мура в базисе гибридных FPGA направлен на уменьшение аппаратурных затрат в логической схеме автомата Мура, основан на использовании двух источников кодов псевдоэквивалентных состояний. The proposed method is directed at reducing instrumental coast of Moore FSM logic circuit based on using two source of codes of pseudoequivalent states. Запропоновано метод реалізації автомата Мура в базисі гібридних FPGA, спрямований на зменшення апаратурних витрат в логічній схемі автомата Мура, заснований на використанні двох джерел кодів псевдоеквівалентних станів.