Уменьшение аппаратурных затрат в устройстве управления с разделением кодов

• Опубліковано в: : Кибернетика и системный анализ
• Дата: 2013
• Автори: Баркалов, А.А., Титаренко, Л.А., Лаврик, А.С.
• Формат: Стаття
• Мова: Російська
• Опубліковано: Інститут кібернетики ім. В.М. Глушкова НАН України 2013
• Теми: Системный анализ
• Онлайн доступ: https://nasplib.isofts.kiev.ua/handle/123456789/86239
• Назва журналу: Digital Library of Periodicals of National Academy of Sciences of Ukraine
• Цитувати: Уменьшение аппаратурных затрат в устройстве управления с разделением кодов / А.А. Баркалов, Л.А. Титаренко, А.С. Лаврик // Кибернетика и системный анализ. — 2013. — Т. 49, № 3. — С. 113-123. — Бібліогр.: 11 назв. — рос.

Запропоновано метод зменшення апаратурних витрат у логічній схемі композиційного мікропрограмного пристрою керування при реалізації на CPLD. Метод базується на наявності псевдоеквівалентних операторних лінійних ланцюгів, великого коефіцієнта об’єднання за входом у макрочарунок PAL та вільних виходів вбудованих блоків пам’яті мікросхем ПЛІС. Наведено приклад використання запропонованого методу. Проведені дослідження показали, що метод зменшує апаратурні витрати до 30 %. A method for reducing hardware expenses in compositional microprogram control unit and CPLD chips is proposed. This method is based on the use of pseudoequivalent operational linear chains, wide fan-in of PAL macrocells and existence of free outputs of embedded memory block in CPLD chips. An example of applying the method is given. It is shown that the method reduces hardware expenses to 30%.