Методи паралельно-вертикального опрацювання даних у нейромережах
Визначено операцiйний базис нейромереж, обгрунтовано доцiльнiсть розроблення апаратних нейромереж паралельно-вертикального типу, розроблено орiєнтований на НВIС-реалiзацiю паралельно-вертикальний метод опрацювання даних у нейроелементах (нейромережах), який забезпечує зменшення кiлькостi виводiв i...
Saved in:
| Published in: | Доповіді НАН України |
|---|---|
| Date: | 2014 |
| Main Authors: | , , |
| Format: | Article |
| Language: | Ukrainian |
| Published: |
Видавничий дім "Академперіодика" НАН України
2014
|
| Subjects: | |
| Online Access: | https://nasplib.isofts.kiev.ua/handle/123456789/88431 |
| Tags: |
Add Tag
No Tags, Be the first to tag this record!
|
| Journal Title: | Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| Cite this: | Методи паралельно-вертикального опрацювання даних у нейромережах / В.В. Грицик, I.Г. Цмоць, О.В. Скорохода // Доповiдi Нацiональної академiї наук України. — 2014. — № 10. — С. 40-44. — Бібліогр.: 5 назв. — укр. |
Institution
Digital Library of Periodicals of National Academy of Sciences of Ukraine| Summary: | Визначено операцiйний базис нейромереж, обгрунтовано доцiльнiсть розроблення апаратних нейромереж паралельно-вертикального типу, розроблено орiєнтований на
НВIС-реалiзацiю паралельно-вертикальний метод опрацювання даних у нейроелементах
(нейромережах), який забезпечує зменшення кiлькостi виводiв iнтерфейсу, розрядностi
мiжнейронних зв’язкiв i затрат обладнання та запропоновано принципи НВIС-реалiзацiї нейромереж.
Определен операционный базис нейросетей, обоснована целесообразность разработки аппаратных нейросетей параллельно-вертикального типа, разработан ориентированный на
СБИС-реализацию параллельно-вертикальный метод обработки данных в нейроэлементах
(нейросетях), который обеспечивает уменьшение количества выводов интерфейса, разрядности межнейронных связей и затрат оборудования, и предложены принципы СБИС-реализации нейросетей.
An operational basis of neural networks has been identified. The feasibility of development of
parallel-vertical hardware neural networks has been substantiated. A parallel-vertical data processing
method in neural elements (neural networks) that is oriented to the VLSI implementation and
provides a reduction of the number of interface’s pins, the bitness of interneuron connection, and
equipment costs has been developed. The principles of the VLSI implementation of neural networks
have been proposed.
|
|---|---|
| ISSN: | 1025-6415 |