Методи удосконалення структур багаторозрядних перемножувальних пристроїв матричного типу: Fìz.-mat. model. ìnf. tehnol. 2021, 32:80-85

The article proposes methods for improving the structures of matrix multipliers of multi-digit numbers. Advanced single-bit total adders with paraphrase switched inputs and paraphrase outputs are used, intended as components of high-speed matrix multipliers. Based on the use of such single-bit adder...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Datum:2021
Автори та афіліації:
  • Natalia Vozna — Західноукраїнський національний університет, вул. Львівська, 11, 46000, Тернопіль
  • Yaroslav Nykolaychuk — Відокремлений структурний підрозділ "Надвірнянський фаховий колледж" Національного транспортного університету, вул. Соборна, 177, 78400, Надвірна, обл. Івано-Франківська
  • Alina Davletova — Західноукраїнський національний університет, вул. Львівська, 11, 46000, Тернопіль
Ключові слова:keywords
Hauptverfasser: Vozna, Natalia, Nykolaychuk, Yaroslav, Davletova, Alina
Format: Artikel
Sprache:Ukrainisch
Veröffentlicht: Інститут прикладних проблем механіки і математики ім. Я. С. Підстригача НАН України 2021
Schlagworte:
Online Zugang:https://www.fmmit.lviv.ua/index.php/fmmit/article/view/164
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Назва журналу:Physico-mathematical modeling and informational technologies

Institution

Physico-mathematical modeling and informational technologies
Beschreibung
Zusammenfassung:The article proposes methods for improving the structures of matrix multipliers of multi-digit numbers. Advanced single-bit total adders with paraphrase switched inputs and paraphrase outputs are used, intended as components of high-speed matrix multipliers. Based on the use of such single-bit adders, the structures of matrix multipliers are proposed, characterized by 2 times increased speed, 5 times reduced structural complexity compared to known multipliers based on classical single-bit adders. Optimization of structures of multi-bit matrix multipliers is offered. Comparative estimates of structural and temporal complexities of their circuit implementations depending on the bit size of multiplied binary numbers are given. The use of optimized circuit solutions of matrix multipliers can significantly improve the system characteristics of complex computing devices with many such components in the crystals of microelectronic technologies. References Melnyk, A. O. (2008). Arkhitektura kompyutera. Lutsk: Volynska oblasna drukarnya. Tsylker, B. Ya., Orlov, S. A. (2006). Orhanyzatsyya ÉVM y system: Uchebnyk dlya vuzov. SPb.: Pyter. Nykolaychuk, Ya. M., Vozna, N. Ya., Hryha, V. M. (2019). Vysokoproduktyvni matrychni ta potokovi peremnozhuvachi tsyfrovykh danykh. Matematychne ta kompʺyuterne modelyuvannya: Tekhnichni nauky: zbirnyk naukovykh prats. Kamyanets-Podilskyy: Kam.-Pod. natsionalnyy universytet im.I. Ohiyenka, 19, 101-107. Krulikovskyy, B. B., Davletova, A. Ya., Vozna, N. YA., Nykolaychuk, Ya. M. (2016). Pat.109136. Ukrayina MPK G06F 7/00 (2006.01) Odnorozryadnyy sumator / №u201602122; zayavl.04.03.2016; opubl.10.08.2016, Byul. №15/2016. Davletova, A. Ya., Hryha, V. M., Nykolaychuk, Ya. M. (2019). Pat. 132520 Ukrayina MPK G06F 7/52 (2006.01) Matrychnyy peremnozhuvach / №u20181030; zayavl.17.10.2018014; opubl.25.02.2019, Byul. №4/2019. Nykolaychuk, Ya. M., Hryha, V. M., Vozna, N. Ya., Davletova, A. Ya. (2017).Pat. 124563. Ukrayina MPK G06F 7/00 (2018.01) Povnyy odnorozryadnyy sumator / № u 2017 11720 zayavl.30.11.2017; opubl.10.04.2018, Byul. №7/2018.
DOI:10.15407/fmmit2021.32.080