Реализация элементов быстродействующего цифрового фильтра на ПЛИС
This paper addresses the problem of implementing a high-speed non-recursive digital filter on a FPGA. Methods for constructing high-speed filter elements are investigated: a multi-bit shift register, a vector binary multiplier, and a vector binary adder. The paper provides examples of the descriptio...
Gespeichert in:
| Datum: | 2004 |
|---|---|
| Hauptverfasser: | , , |
| Format: | Artikel |
| Sprache: | Ukrainisch |
| Veröffentlicht: |
PE "Politekhperiodika", Book and Journal Publishers
2004
|
| Schlagworte: | |
| Online Zugang: | https://www.tkea.com.ua/index.php/journal/article/view/TKEA2004.4.03 |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| Назва журналу: | Technology and design in electronic equipment |
Institution
Technology and design in electronic equipment| _version_ | 1865123545202294784 |
|---|---|
| author | Malahov, V. P. Sitnikov, V. S. Yadvichuk, P. V. |
| author_facet | Malahov, V. P. Sitnikov, V. S. Yadvichuk, P. V. |
| author_sort | Malahov, V. P. |
| baseUrl_str | https://www.tkea.com.ua/index.php/journal/oai |
| collection | OJS |
| datestamp_date | 2026-05-13T21:34:08Z |
| description | This paper addresses the problem of implementing a high-speed non-recursive digital filter on a FPGA. Methods for constructing high-speed filter elements are investigated: a multi-bit shift register, a vector binary multiplier, and a vector binary adder. The paper provides examples of the description of these elements in the VHDL description language. |
| first_indexed | 2026-05-14T01:00:21Z |
| format | Article |
| id | oai:tkea.com.ua:article-1134 |
| institution | Technology and design in electronic equipment |
| keywords_txt_mv | keywords |
| language | Ukrainian |
| last_indexed | 2026-05-14T01:00:21Z |
| publishDate | 2004 |
| publisher | PE "Politekhperiodika", Book and Journal Publishers |
| record_format | ojs |
| spelling | oai:tkea.com.ua:article-11342026-05-13T21:34:08Z Implementation of high-speed digital filter elements on FPGAs Реализация элементов быстродействующего цифрового фильтра на ПЛИС Malahov, V. P. Sitnikov, V. S. Yadvichuk, P. V. FPGA non-recursive digital filter multi-bit shift register adder vector binary multiplier ПЛИС цифровой нерекурсивный фильтр многоразрядный сдвиговый регистр сумматор векторный двоичный умножитель This paper addresses the problem of implementing a high-speed non-recursive digital filter on a FPGA. Methods for constructing high-speed filter elements are investigated: a multi-bit shift register, a vector binary multiplier, and a vector binary adder. The paper provides examples of the description of these elements in the VHDL description language. Рассмотрена задача реализации быстродействующего нерекурсивного цифрового фильтра на ПЛИС. Исследованы пути построения быстродействующих элементов фильтра: многоразрядного сдвигового регистра, векторного двоичного умножителя, векторного двоичного сумматора. В работе приведены примеры описания этих элементов на языке описания VHDL. PE "Politekhperiodika", Book and Journal Publishers 2004-08-30 Article Article Peer-reviewed Article application/pdf https://www.tkea.com.ua/index.php/journal/article/view/TKEA2004.4.03 Technology and design in electronic equipment; No. 4 (2004): Tekhnologiya i konstruirovanie v elektronnoi apparature ; 3-8 Технологія та конструювання в електронній апаратурі; № 4 (2004): Технология и конструирование в электронной аппаратуре; 3-8 3083-6549 3083-6530 uk https://www.tkea.com.ua/index.php/journal/article/view/TKEA2004.4.03/1034 Copyright (c) 2004 Malahov V. P., Sitnikov V. S., Yadvichuk P. V. http://creativecommons.org/licenses/by/4.0/ |
| spellingShingle | ПЛИС цифровой нерекурсивный фильтр многоразрядный сдвиговый регистр сумматор векторный двоичный умножитель Malahov, V. P. Sitnikov, V. S. Yadvichuk, P. V. Реализация элементов быстродействующего цифрового фильтра на ПЛИС |
| title | Реализация элементов быстродействующего цифрового фильтра на ПЛИС |
| title_alt | Implementation of high-speed digital filter elements on FPGAs |
| title_full | Реализация элементов быстродействующего цифрового фильтра на ПЛИС |
| title_fullStr | Реализация элементов быстродействующего цифрового фильтра на ПЛИС |
| title_full_unstemmed | Реализация элементов быстродействующего цифрового фильтра на ПЛИС |
| title_short | Реализация элементов быстродействующего цифрового фильтра на ПЛИС |
| title_sort | реализация элементов быстродействующего цифрового фильтра на плис |
| topic | ПЛИС цифровой нерекурсивный фильтр многоразрядный сдвиговый регистр сумматор векторный двоичный умножитель |
| topic_facet | FPGA non-recursive digital filter multi-bit shift register adder vector binary multiplier ПЛИС цифровой нерекурсивный фильтр многоразрядный сдвиговый регистр сумматор векторный двоичный умножитель |
| url | https://www.tkea.com.ua/index.php/journal/article/view/TKEA2004.4.03 |
| work_keys_str_mv | AT malahovvp implementationofhighspeeddigitalfilterelementsonfpgas AT sitnikovvs implementationofhighspeeddigitalfilterelementsonfpgas AT yadvichukpv implementationofhighspeeddigitalfilterelementsonfpgas AT malahovvp realizaciâélementovbystrodejstvuûŝegocifrovogofilʹtranaplis AT sitnikovvs realizaciâélementovbystrodejstvuûŝegocifrovogofilʹtranaplis AT yadvichukpv realizaciâélementovbystrodejstvuûŝegocifrovogofilʹtranaplis |