Ефективність порозрядної конвеєризаціїї обчислень у FPGA-компонентах систем критичного застосування

Ефективність порозрядної конвеєризаціїї обчислень у FPGA-компонентах систем критичного застосування

The use of computer systems like safety-related systems to ensure the functional safety of high-risk objects has raised them in the development of resources to the level of diversification. At the same time, the digital components, traditionally designed on the basis of array structures, remained at...

Повний опис

Збережено в:
Бібліографічні деталі
Дата:2018
Автори: Nikul, V. V., Drozd, A. V., Drozd, J. V., Ozeransky, V. S.
Формат: Стаття
Мова:Ukrainian
Опубліковано: PE "Politekhperiodika", Book and Journal Publishers 2018
Теми:
система критичного застосування
прихована несправність
цифровий компонент
матрична структура
порозрядний конвеєр
FPGA-проектування
Онлайн доступ:https://www.tkea.com.ua/index.php/journal/article/view/TKEA2018.4.03
Теги: Додати тег
Немає тегів, Будьте першим, хто поставить тег для цього запису!
Назва журналу:Technology and design in electronic equipment

Репозитарії

Technology and design in electronic equipment
id oai:tkea.com.ua:article-144
record_format ojs
institution Technology and design in electronic equipment
baseUrl_str
datestamp_date 2025-05-30T19:27:08Z
collection OJS
language Ukrainian
topic система критичного застосування
прихована несправність
цифровий компонент
матрична структура
порозрядний конвеєр
FPGA-проектування
spellingShingle система критичного застосування
прихована несправність
цифровий компонент
матрична структура
порозрядний конвеєр
FPGA-проектування
Nikul, V. V.
Drozd, A. V.
Drozd, J. V.
Ozeransky, V. S.
Ефективність порозрядної конвеєризаціїї обчислень у FPGA-компонентах систем критичного застосування
topic_facet safety-related system
hidden fault
digital component
array structure
bitwise pipeline
FPGA designing
система критичного застосування
прихована несправність
цифровий компонент
матрична структура
порозрядний конвеєр
FPGA-проектування
format Article
author Nikul, V. V.
Drozd, A. V.
Drozd, J. V.
Ozeransky, V. S.
author_facet Nikul, V. V.
Drozd, A. V.
Drozd, J. V.
Ozeransky, V. S.
author_sort Nikul, V. V.
title Ефективність порозрядної конвеєризаціїї обчислень у FPGA-компонентах систем критичного застосування
title_short Ефективність порозрядної конвеєризаціїї обчислень у FPGA-компонентах систем критичного застосування
title_full Ефективність порозрядної конвеєризаціїї обчислень у FPGA-компонентах систем критичного застосування
title_fullStr Ефективність порозрядної конвеєризаціїї обчислень у FPGA-компонентах систем критичного застосування
title_full_unstemmed Ефективність порозрядної конвеєризаціїї обчислень у FPGA-компонентах систем критичного застосування
title_sort ефективність порозрядної конвеєризаціїї обчислень у fpga-компонентах систем критичного застосування
title_alt Efficiency of the computation bitwise pipelining in FPGA-based components of safety-related systems
description The use of computer systems like safety-related systems to ensure the functional safety of high-risk objects has raised them in the development of resources to the level of diversification. At the same time, the digital components, traditionally designed on the basis of array structures, remained at the lower level of a replication of resources. This discrepancy has created a problem of the hidden faults that can be accumulated in digital components during a prolonged normal mode and reduce their fault tolerance and system functional safety in the most critical emergency mode. Bitwise pipelines related to the level of resource diversification allow solving the problem of the hidden faults, but they are compelled to compete with the array structures, for which a powerful supporting infrastructure has been created for many decades.The paper presents a comparative analysis of the efficiency of FPGA-basedbitwise pipelines and matrix structures. Studies have shown that bitwise pipelines exhibit high efficiency exceeding that of the matrix structures in terms of both performance and energy consumption, even when designing a matrix orientation on CAD. Since such orientation reduces the advantages of bitwise pipelines, a method is proposed to increase their efficiency, which improves their throughput and energy consumption, whilemaking a cеrtain concessionsto the matrix orientation of CAD. Thiswould beparticularly importantduring the transitional period, while the traditions of matrix domination are to be overcome and the of bitwise pipeline computing is to be formed.
publisher PE "Politekhperiodika", Book and Journal Publishers
publishDate 2018
url https://www.tkea.com.ua/index.php/journal/article/view/TKEA2018.4.03
work_keys_str_mv AT nikulvv efficiencyofthecomputationbitwisepipelininginfpgabasedcomponentsofsafetyrelatedsystems
AT drozdav efficiencyofthecomputationbitwisepipelininginfpgabasedcomponentsofsafetyrelatedsystems
AT drozdjv efficiencyofthecomputationbitwisepipelininginfpgabasedcomponentsofsafetyrelatedsystems
AT ozeranskyvs efficiencyofthecomputationbitwisepipelininginfpgabasedcomponentsofsafetyrelatedsystems
AT nikulvv efektivnístʹporozrâdnoíkonveêrizacíííobčislenʹufpgakomponentahsistemkritičnogozastosuvannâ
AT drozdav efektivnístʹporozrâdnoíkonveêrizacíííobčislenʹufpgakomponentahsistemkritičnogozastosuvannâ
AT drozdjv efektivnístʹporozrâdnoíkonveêrizacíííobčislenʹufpgakomponentahsistemkritičnogozastosuvannâ
AT ozeranskyvs efektivnístʹporozrâdnoíkonveêrizacíííobčislenʹufpgakomponentahsistemkritičnogozastosuvannâ
first_indexed 2025-09-24T17:30:27Z
last_indexed 2025-09-24T17:30:27Z
_version_ 1850410214590775296
spelling oai:tkea.com.ua:article-1442025-05-30T19:27:08Z Efficiency of the computation bitwise pipelining in FPGA-based components of safety-related systems Ефективність порозрядної конвеєризаціїї обчислень у FPGA-компонентах систем критичного застосування Nikul, V. V. Drozd, A. V. Drozd, J. V. Ozeransky, V. S. safety-related system hidden fault digital component array structure bitwise pipeline FPGA designing система критичного застосування прихована несправність цифровий компонент матрична структура порозрядний конвеєр FPGA-проектування The use of computer systems like safety-related systems to ensure the functional safety of high-risk objects has raised them in the development of resources to the level of diversification. At the same time, the digital components, traditionally designed on the basis of array structures, remained at the lower level of a replication of resources. This discrepancy has created a problem of the hidden faults that can be accumulated in digital components during a prolonged normal mode and reduce their fault tolerance and system functional safety in the most critical emergency mode. Bitwise pipelines related to the level of resource diversification allow solving the problem of the hidden faults, but they are compelled to compete with the array structures, for which a powerful supporting infrastructure has been created for many decades.The paper presents a comparative analysis of the efficiency of FPGA-basedbitwise pipelines and matrix structures. Studies have shown that bitwise pipelines exhibit high efficiency exceeding that of the matrix structures in terms of both performance and energy consumption, even when designing a matrix orientation on CAD. Since such orientation reduces the advantages of bitwise pipelines, a method is proposed to increase their efficiency, which improves their throughput and energy consumption, whilemaking a cеrtain concessionsto the matrix orientation of CAD. Thiswould beparticularly importantduring the transitional period, while the traditions of matrix domination are to be overcome and the of bitwise pipeline computing is to be formed. Використання комп'ютерних систем як систем критичного застосування для забезпечення функціональної безпеки об'єктів підвищеного ризику підняло їх в розвитку ресурсів на рівень диверсифікації, а цифрові компоненти, що традиційно проектуються на основі матричних структур, залишилися на нижньому рівні реплікації. Ця невідповідність породила проблему прихованих несправностей, які можуть накопичуватися в компонентах у нормальному режимі та знижувати їх відмовостійкість і безпеку в аварійному режимі. Порозрядні конвеєри, що відносяться до рівня диверсифікації, дозволяють вирішити цю проблему, але змушені конкурувати з матричними структурами, під які створено потужну інфраструктуру, що їх підтримує.В роботі проведено порівняльний аналіз ефективності порозрядних конвеєрних і матричних помножувачів, спроектованих на FPGA. Проведені дослідження показали, що порозрядні конвеєри демонструють високу ефективність, що перевершує матричні рішення і в продуктивності, і в енергоспоживанні навіть при проектуванні на САПР матричної орієнтації. Оскільки ця орієнтація знижує переваги порозрядних конвеєрів, для підвищення їхньої ефективності запропоновано метод, який забезпечує додаткове поліпшення цих характеристик і при цьому робить певну поступку матричній орієнтації САПР, що є актуальним в перехідний період — до подолання традицій матричного домінування і становлення порозрядної конвеєризації обчислень. PE "Politekhperiodika", Book and Journal Publishers 2018-08-28 Article Article Peer-reviewed Article application/pdf https://www.tkea.com.ua/index.php/journal/article/view/TKEA2018.4.03 10.15222/TKEA2018.4.03 Technology and design in electronic equipment; No. 4 (2018): Tekhnologiya i konstruirovanie v elektronnoi apparature; 3-13 Технологія та конструювання в електронній апаратурі; № 4 (2018): Технология и конструирование в электронной аппаратуре; 3-13 3083-6549 3083-6530 10.15222/TKEA2018.4 uk https://www.tkea.com.ua/index.php/journal/article/view/TKEA2018.4.03/132 Copyright (c) 2018 Nikul V. V., Drozd A. V., Drozd J. V., Ozeransky V. S. http://creativecommons.org/licenses/by/4.0/

Схожі ресурси