Умножитель/делитель с повышенным быстродействием

Умножитель/делитель с повышенным быстродействием

An original structure of a multiplier/divider has been developed, in which at the first stage the hardware combines the operations of multiplication and subtraction of integers in two’s complement code, which increases the device’s performance. Moreover, in the proposed multiplier/divider device, th...

Повний опис

Збережено в:
Бібліографічні деталі
Дата:2009
Автор: Sinegub, N. I.
Формат: Стаття
Мова:Ukrainian
Опубліковано: PE "Politekhperiodika", Book and Journal Publishers 2009
Теми:
аппаратное совмещение операций
устройство умножения
устройство деления
дополнительный код целых чисел
Онлайн доступ:https://www.tkea.com.ua/index.php/journal/article/view/TKEA2009.3.16
Теги: Додати тег
Немає тегів, Будьте першим, хто поставить тег для цього запису!
Назва журналу:Technology and design in electronic equipment

Репозитарії

Technology and design in electronic equipment
id oai:tkea.com.ua:article-662
record_format ojs
spelling oai:tkea.com.ua:article-6622025-12-01T20:49:10Z Multiplier/divisor with rapid action Умножитель/делитель с повышенным быстродействием Sinegub, N. I. hardware combination of operations multiplier device divider device two’s complement representation of integers аппаратное совмещение операций устройство умножения устройство деления дополнительный код целых чисел An original structure of a multiplier/divider has been developed, in which at the first stage the hardware combines the operations of multiplication and subtraction of integers in two’s complement code, which increases the device’s performance. Moreover, in the proposed multiplier/divider device, there are no operations of transferring numbers, which also enhances its performance. Раз­ра­бо­та­на ори­ги­наль­ная струк­ту­ра ум­но­жи­те­ля/де­ли­те­ля, в ко­то­ром на пер­вой сту­пе­ни ап­па­рат­но сов­ме­ща­ют­ся опе­ра­ции ум­но­же­ния и вы­чи­та­ния це­лых чи­сел в до­пол­ни­тель­ном ко­де, что по­зво­ля­ет по­вы­сить быс­тро­дей­ствие ус­трой­ства. Кро­ме то­го, в пред­ла­га­емом ус­трой­стве ум­но­же­ния/де­ле­ния от­сут­ству­ют опе­ра­ции пе­ре­сыл­ки чи­сел, что так­же по­вы­ша­ет его быс­тро­дей­ствие. PE "Politekhperiodika", Book and Journal Publishers 2009-06-30 Article Article Peer-reviewed Article application/pdf https://www.tkea.com.ua/index.php/journal/article/view/TKEA2009.3.16 Technology and design in electronic equipment; No. 3 (2009): Tekhnologiya i konstruirovanie v elektronnoi apparature; 16-20 Технологія та конструювання в електронній апаратурі; № 3 (2009): Технология и конструирование в электронной аппаратуре; 16-20 3083-6549 3083-6530 uk https://www.tkea.com.ua/index.php/journal/article/view/TKEA2009.3.16/601 Copyright (c) 2009 Sinegub N. I. http://creativecommons.org/licenses/by/4.0/
institution Technology and design in electronic equipment
baseUrl_str
datestamp_date 2025-12-01T20:49:10Z
collection OJS
language Ukrainian
topic аппаратное совмещение операций
устройство умножения
устройство деления
дополнительный код целых чисел
spellingShingle аппаратное совмещение операций
устройство умножения
устройство деления
дополнительный код целых чисел
Sinegub, N. I.
Умножитель/делитель с повышенным быстродействием
topic_facet hardware combination of operations
multiplier device
divider device
two’s complement representation of integers
аппаратное совмещение операций
устройство умножения
устройство деления
дополнительный код целых чисел
format Article
author Sinegub, N. I.
author_facet Sinegub, N. I.
author_sort Sinegub, N. I.
title Умножитель/делитель с повышенным быстродействием
title_short Умножитель/делитель с повышенным быстродействием
title_full Умножитель/делитель с повышенным быстродействием
title_fullStr Умножитель/делитель с повышенным быстродействием
title_full_unstemmed Умножитель/делитель с повышенным быстродействием
title_sort умножитель/делитель с повышенным быстродействием
title_alt Multiplier/divisor with rapid action
description An original structure of a multiplier/divider has been developed, in which at the first stage the hardware combines the operations of multiplication and subtraction of integers in two’s complement code, which increases the device’s performance. Moreover, in the proposed multiplier/divider device, there are no operations of transferring numbers, which also enhances its performance.
publisher PE "Politekhperiodika", Book and Journal Publishers
publishDate 2009
url https://www.tkea.com.ua/index.php/journal/article/view/TKEA2009.3.16
work_keys_str_mv AT sinegubni multiplierdivisorwithrapidaction
AT sinegubni umnožitelʹdelitelʹspovyšennymbystrodejstviem
first_indexed 2025-12-02T15:19:30Z
last_indexed 2025-12-02T15:19:30Z
_version_ 1850762686938218496

Схожі ресурси