The testable circuit of binary adder with increased speed
Gespeichert in:
| Datum: | 2002 |
|---|---|
| 1. Verfasser: | A. I. Timoshkin |
| Format: | Artikel |
| Sprache: | English |
| Veröffentlicht: |
2002
|
| Schriftenreihe: | Technology and design in electronic equipment |
| Online Zugang: | http://jnas.nbuv.gov.ua/article/UJRN-0000455294 |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| Назва журналу: | Library portal of National Academy of Sciences of Ukraine | LibNAS |
Institution
Library portal of National Academy of Sciences of Ukraine | LibNASÄhnliche Einträge
-
Increasing the speed of the tracking voltage circuit of a three-phase parallel active power filter storage capacitor
von: K. I. Denysenko, et al.
Veröffentlicht: (2020) -
Optimization of Structural Solutions of Combinational Adders Under Minimum Hardware, Time and Structural Complexity Criteria
von: B. B. Krulikovskyi, et al.
Veröffentlicht: (2017) -
Upper bounds of maximum values of average differential and linear characteristic probabilities of feistel cipher with adder modulo 2^m
von: Alekseychuk, A., et al.
Veröffentlicht: (2006) -
Algorithms and software for increasing of the calculation speed on personal computers
von: Shapoval, I.N., et al.
Veröffentlicht: (2001) -
Speed control of the doubly-fed induction machine with controlled converters in the stator and rotor circuits
von: I. A. Shapoval, et al.
Veröffentlicht: (2017)