The testable circuit of binary adder with increased speed
Збережено в:
Дата: | 2002 |
---|---|
Автор: | A. I. Timoshkin |
Формат: | Стаття |
Мова: | English |
Опубліковано: |
2002
|
Назва видання: | Technology and design in electronic equipment |
Онлайн доступ: | http://jnas.nbuv.gov.ua/article/UJRN-0000455294 |
Теги: |
Додати тег
Немає тегів, Будьте першим, хто поставить тег для цього запису!
|
Назва журналу: | Library portal of National Academy of Sciences of Ukraine | LibNAS |
Репозитарії
Library portal of National Academy of Sciences of Ukraine | LibNASСхожі ресурси
-
Increasing the speed of the tracking voltage circuit of a three-phase parallel active power filter storage capacitor
за авторством: K. I. Denysenko, та інші
Опубліковано: (2020) -
Optimization of Structural Solutions of Combinational Adders Under Minimum Hardware, Time and Structural Complexity Criteria
за авторством: B. B. Krulikovskyi, та інші
Опубліковано: (2017) -
Upper bounds of maximum values of average differential and linear characteristic probabilities of feistel cipher with adder modulo 2^m
за авторством: Alekseychuk, A., та інші
Опубліковано: (2006) -
Algorithms and software for increasing of the calculation speed on personal computers
за авторством: Shapoval, I.N., та інші
Опубліковано: (2001) -
Speed control of the doubly-fed induction machine with controlled converters in the stator and rotor circuits
за авторством: I. A. Shapoval, та інші
Опубліковано: (2017)