Constructing Compact Tests for Functional Verification of VHDL Descriptions of the Finite State Machines
Gespeichert in:
| Datum: | 2017 |
|---|---|
| Hauptverfasser: | P. N. Bibilo, V. I. Romanov |
| Format: | Artikel |
| Sprache: | English |
| Veröffentlicht: |
2017
|
| Schriftenreihe: | Control Systems and Computers |
| Online Zugang: | http://jnas.nbuv.gov.ua/article/UJRN-0000746821 |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| Назва журналу: | Library portal of National Academy of Sciences of Ukraine | LibNAS |
Institution
Library portal of National Academy of Sciences of Ukraine | LibNASÄhnliche Einträge
-
Constructive description of monogenic functions in finite dimensional commutative algebras
von: V. S. Shpakivskyi
Veröffentlicht: (2015) -
Translation of VHDL Sequential Statements
von: Radziewicz, M.
Veröffentlicht: (2008) -
Insertion semantics of VHDL as electronic design languge
von: O. O. Letychevskyi, et al.
Veröffentlicht: (2022) -
Трансляция VHDL программы в BDD структуры
von: Закутайло, Д.А.
Veröffentlicht: (2003) -
Upper bounds for imbalance of discrete functions realized by sequences of finite-state machines
von: A. N. Aleksejchuk, et al.
Veröffentlicht: (2019)