Integrated Circuit Delay Analysis for 500 Million Transistors: Parameter Optimization using Taguchi Approach
Delay analysis of 500 million transistor integrated circuit is optimized using test plan L8, in the form of an orthogonal array and a software for automatic design and analysis of experiments both based on the Taguchi approach. Optimal levels of physical parameters and key components, namely, the nu...
Gespeichert in:
| Datum: | 2009 |
|---|---|
| Hauptverfasser: | , |
| Format: | Artikel |
| Sprache: | English |
| Veröffentlicht: |
Інститут проблем моделювання в енергетиці ім. Г.Є. Пухова НАН України
2009
|
| Schriftenreihe: | Электронное моделирование |
| Schlagworte: | |
| Online Zugang: | http://dspace.nbuv.gov.ua/handle/123456789/101433 |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| Назва журналу: | Digital Library of Periodicals of National Academy of Sciences of Ukraine |
| Zitieren: | Integrated Circuit Delay Analysis for 500 Million Transistors: Parameter Optimization using Taguchi Approach / Evln Ranga Charyulu, K. Lal Kishore // Электронное моделирование. — 2009. — Т. 31, № 1. — С. 89-96. — Бібліогр.: 23 назв. — англ. |