Верлань, А. Ф., Положаенко, С. А., & Дячук, А. А. (2017). Локализация неисправных подсхем в линейных и нелинейных схемах электронных устройств. Kamianets-Podilskyi National Ivan Ohiienko University. https://doi.org/10.32626/2308-5916.2017-16.22-29
Чикаго стиль цитування (17-те видання)Верлань, Анатолий Федорович, Сергей Анатолиевич Положаенко, та Александр Анатолиевич Дячук. Локализация неисправных подсхем в линейных и нелинейных схемах электронных устройств. Kamianets-Podilskyi National Ivan Ohiienko University, 2017. https://doi.org/10.32626/2308-5916.2017-16.22-29.
Стиль цитування MLA (8-ме видання)Верлань, Анатолий Федорович, et al. Локализация неисправных подсхем в линейных и нелинейных схемах электронных устройств. Kamianets-Podilskyi National Ivan Ohiienko University, 2017. https://doi.org/10.32626/2308-5916.2017-16.22-29.