FPGA-реалізація хаотичного атрактора на основі структури з від’ємним опором за допомогою модифікованої моделі АНІЩЕНКА-АСТАХОВА
The article presents a simple and reproducible hardware implementation of a chaotic attractor based on a structure with negative resistance implemented using a modified Anishchenko–Astakhov model on an FPGA with single-cycle integration by the Euler method. At the preparation stage, Python modeling...
Saved in:
| Date: | 2026 |
|---|---|
| Main Authors: | , , , , |
| Format: | Article |
| Language: | Ukrainian |
| Published: |
Vinnytsia National Technical University
2026
|
| Subjects: | |
| Online Access: | https://oeipt.vntu.edu.ua/index.php/oeipt/article/view/825 |
| Tags: |
Add Tag
No Tags, Be the first to tag this record!
|
| Journal Title: | Optoelectronic Information-Power Technologies |
Institution
Optoelectronic Information-Power Technologies| _version_ | 1856543912913534976 |
|---|---|
| author | Осадчук, О.В. Осадчук, Я.О. Скощук, В.К. Петренко, В.І. Шикун, К.В. |
| author_facet | Осадчук, О.В. Осадчук, Я.О. Скощук, В.К. Петренко, В.І. Шикун, К.В. |
| author_sort | Осадчук, О.В. |
| baseUrl_str | |
| collection | OJS |
| datestamp_date | 2026-01-12T10:58:28Z |
| description | The article presents a simple and reproducible hardware implementation of a chaotic attractor based on a structure with negative resistance implemented using a modified Anishchenko–Astakhov model on an FPGA with single-cycle integration by the Euler method. At the preparation stage, Python modeling was performed to select parameters and an integration step that ensure a stable chaotic regime. Nonlinearities of the model of a chaotic attractor based on a structure with negative resistance were hardware-accounted for. The system clock of 50 MHz is divided into working 5 MHz, which corresponds to the long critical path of the combinatorial circuit and simplifies timing-closure for educational and demonstration purposes. Comparison of hardware samples with the reference software model confirmed characteristic phase portraits, stable update latency, and preservation of chaotic properties at the declared frequencies. The proposed architecture serves as a “baseline” for further acceleration: partial pipeline of individual operations, increasing bit depth and transition to higher-order methods, as well as for integration with real-time data acquisition interfaces. |
| first_indexed | 2026-02-08T08:10:46Z |
| format | Article |
| id | oai:oeipt.vntu.edu.ua:article-825 |
| institution | Optoelectronic Information-Power Technologies |
| language | Ukrainian |
| last_indexed | 2026-02-08T08:10:46Z |
| publishDate | 2026 |
| publisher | Vinnytsia National Technical University |
| record_format | ojs |
| spelling | oai:oeipt.vntu.edu.ua:article-8252026-01-12T10:58:28Z FPGA implementation of a chaotic attractor based on the structure with negative resistance using a modified ANISHCHENKO-ASTAKHOV model FPGA-реалізація хаотичного атрактора на основі структури з від’ємним опором за допомогою модифікованої моделі АНІЩЕНКА-АСТАХОВА Осадчук, О.В. Осадчук, Я.О. Скощук, В.К. Петренко, В.І. Шикун, К.В. FPGA chaotic attractor negative differential resistance modified Anishchenko-Astakhov model Verilog Euler method FPGA хаотичний атрактор від’ємний диференційний опір модифікована модель Аніщенка-Астахова Verilog метод Ейлера The article presents a simple and reproducible hardware implementation of a chaotic attractor based on a structure with negative resistance implemented using a modified Anishchenko–Astakhov model on an FPGA with single-cycle integration by the Euler method. At the preparation stage, Python modeling was performed to select parameters and an integration step that ensure a stable chaotic regime. Nonlinearities of the model of a chaotic attractor based on a structure with negative resistance were hardware-accounted for. The system clock of 50 MHz is divided into working 5 MHz, which corresponds to the long critical path of the combinatorial circuit and simplifies timing-closure for educational and demonstration purposes. Comparison of hardware samples with the reference software model confirmed characteristic phase portraits, stable update latency, and preservation of chaotic properties at the declared frequencies. The proposed architecture serves as a “baseline” for further acceleration: partial pipeline of individual operations, increasing bit depth and transition to higher-order methods, as well as for integration with real-time data acquisition interfaces. У статті представлено просту та відтворювану апаратну реалізацію хаотичного атрактора на основі структури з від’ємним опором реалізованої за допомогою модифікованої моделі Аніщенка–Астахова на FPGA з одноцикловим інтегруванням методом Ейлера. На етапі підготовки виконано Python-моделювання для підбору параметрів та кроку інтегрування, що забезпечують стійкий хаотичний режим. Апаратно враховані нелінійності моделі хаотичного атрактора на основі структури з від’ємним опором. Системне тактування 50 МГц ділиться до робочих 5 МГц, що відповідає довгому критичному шляху комбінаторної схеми та спрощує timing-closure для навчально-демонстраційних цілей. Порівняння апаратних вибірок із еталонною програмною моделлю підтвердило характерні фазові портрети, стабільну латентність оновлення та збереження хаотичних властивостей за заявлених частот. Запропонована архітектура слугує «базовою лінією» для подальшого прискорення: часткового конвеєрування окремих операцій, підвищення розрядності й переходу до методів вищого порядку, а також для інтеграції з інтерфейсами збору даних в режимі реального часу. Vinnytsia National Technical University 2026-01-12 Article Article application/pdf https://oeipt.vntu.edu.ua/index.php/oeipt/article/view/825 10.31649/1681-7893-2025-50-2-311-321 Optoelectronic Information-Power Technologies; Vol. 50 No. 2 (2025); 311-321 Оптико-електроннi iнформацiйно-енергетичнi технологiї; Том 50 № 2 (2025); 311-321 Оптико-електроннi iнформацiйно-енергетичнi технологiї; Том 50 № 2 (2025); 311-321 2311-2662 1681-7893 10.31649/1681-7893-2025-50-2 uk https://oeipt.vntu.edu.ua/index.php/oeipt/article/view/825/754 |
| spellingShingle | FPGA хаотичний атрактор від’ємний диференційний опір модифікована модель Аніщенка-Астахова Verilog метод Ейлера Осадчук, О.В. Осадчук, Я.О. Скощук, В.К. Петренко, В.І. Шикун, К.В. FPGA-реалізація хаотичного атрактора на основі структури з від’ємним опором за допомогою модифікованої моделі АНІЩЕНКА-АСТАХОВА |
| title | FPGA-реалізація хаотичного атрактора на основі структури з від’ємним опором за допомогою модифікованої моделі АНІЩЕНКА-АСТАХОВА |
| title_alt | FPGA implementation of a chaotic attractor based on the structure with negative resistance using a modified ANISHCHENKO-ASTAKHOV model |
| title_full | FPGA-реалізація хаотичного атрактора на основі структури з від’ємним опором за допомогою модифікованої моделі АНІЩЕНКА-АСТАХОВА |
| title_fullStr | FPGA-реалізація хаотичного атрактора на основі структури з від’ємним опором за допомогою модифікованої моделі АНІЩЕНКА-АСТАХОВА |
| title_full_unstemmed | FPGA-реалізація хаотичного атрактора на основі структури з від’ємним опором за допомогою модифікованої моделі АНІЩЕНКА-АСТАХОВА |
| title_short | FPGA-реалізація хаотичного атрактора на основі структури з від’ємним опором за допомогою модифікованої моделі АНІЩЕНКА-АСТАХОВА |
| title_sort | fpga-реалізація хаотичного атрактора на основі структури з від’ємним опором за допомогою модифікованої моделі аніщенка-астахова |
| topic | FPGA хаотичний атрактор від’ємний диференційний опір модифікована модель Аніщенка-Астахова Verilog метод Ейлера |
| topic_facet | FPGA chaotic attractor negative differential resistance modified Anishchenko-Astakhov model Verilog Euler method FPGA хаотичний атрактор від’ємний диференційний опір модифікована модель Аніщенка-Астахова Verilog метод Ейлера |
| url | https://oeipt.vntu.edu.ua/index.php/oeipt/article/view/825 |
| work_keys_str_mv | AT osadčukov fpgaimplementationofachaoticattractorbasedonthestructurewithnegativeresistanceusingamodifiedanishchenkoastakhovmodel AT osadčukâo fpgaimplementationofachaoticattractorbasedonthestructurewithnegativeresistanceusingamodifiedanishchenkoastakhovmodel AT skoŝukvk fpgaimplementationofachaoticattractorbasedonthestructurewithnegativeresistanceusingamodifiedanishchenkoastakhovmodel AT petrenkoví fpgaimplementationofachaoticattractorbasedonthestructurewithnegativeresistanceusingamodifiedanishchenkoastakhovmodel AT šikunkv fpgaimplementationofachaoticattractorbasedonthestructurewithnegativeresistanceusingamodifiedanishchenkoastakhovmodel AT osadčukov fpgarealízacíâhaotičnogoatraktoranaosnovístrukturizvídêmnimoporomzadopomogoûmodifíkovanoímodelíaníŝenkaastahova AT osadčukâo fpgarealízacíâhaotičnogoatraktoranaosnovístrukturizvídêmnimoporomzadopomogoûmodifíkovanoímodelíaníŝenkaastahova AT skoŝukvk fpgarealízacíâhaotičnogoatraktoranaosnovístrukturizvídêmnimoporomzadopomogoûmodifíkovanoímodelíaníŝenkaastahova AT petrenkoví fpgarealízacíâhaotičnogoatraktoranaosnovístrukturizvídêmnimoporomzadopomogoûmodifíkovanoímodelíaníŝenkaastahova AT šikunkv fpgarealízacíâhaotičnogoatraktoranaosnovístrukturizvídêmnimoporomzadopomogoûmodifíkovanoímodelíaníŝenkaastahova |