Зображення обкладинки

Контролепригодные двухканальные логические схемы цифровых компараторов

Testable dual-channel logic circuits of digital comparators intended for implementation in the form of printed circuit assemblies are considered. The testable logic circuits under consideration possess the property of self-checking with respect to single and unidirectional multiple stuck-at faults i...

Повний опис

Збережено в:
Бібліографічні деталі
Опубліковано в:Технологія та конструювання в електронній апаратурі
Дата:2002
Випуск:4–5
Сторінки:11-12
ISSN:3083-6549
Автори та афіліації:
  • A. I. Timoshkin — Yuzhnoye Design Bureau, Dnepropetrovsk, Ukraine
Автор: Timoshkin, A. I.
Формат: Стаття
Мова:yo
Опубліковано: PE "Politekhperiodika", Book and Journal Publishers 2002
Теми:
цифровые компараторы
контролепригодные логические схемы
двухканальные схемы
печатные узлы
константные неисправности
Онлайн доступ:https://www.tkea.com.ua/index.php/journal/article/view/TKEA2002.4-5.11
Теги: Додати тег
Немає тегів, Будьте першим, хто поставить тег для цього запису!
Назва журналу:Technology and design in electronic equipment
Завантажити файл: Pdf

Репозитарії

Technology and design in electronic equipment
Опис
Резюме:Testable dual-channel logic circuits of digital comparators intended for implementation in the form of printed circuit assemblies are considered. The testable logic circuits under consideration possess the property of self-checking with respect to single and unidirectional multiple stuck-at faults in the interconnections of their printed circuit assemblies.
ISSN:3083-6549

Схожі ресурси