Fault Detection in CombinationalLogic Circuits Based on Symmetrically Independent Outputs Groups Checking
Збережено в:
Дата: | 2020 |
---|---|
Автори: | V. V. Sapozhnikov, Vl. V. Sapozhnikov, D. V. Efanov |
Формат: | Стаття |
Мова: | English |
Опубліковано: |
2020
|
Назва видання: | Electronic modeling |
Онлайн доступ: | http://jnas.nbuv.gov.ua/article/UJRN-0001121315 |
Теги: |
Додати тег
Немає тегів, Будьте першим, хто поставить тег для цього запису!
|
Назва журналу: | Library portal of National Academy of Sciences of Ukraine | LibNAS |
Репозитарії
Library portal of National Academy of Sciences of Ukraine | LibNASСхожі ресурси
-
Component Structure Restrictions of Totally Self-Checking Built-in Checking Circuits Synthesized by the Boolean Complement Method to the Constant-weight Codes "1-out-of-3"
за авторством: D. V. Efanov, та інші
Опубліковано: (2019) -
The Method of the Concurrent Error-detection of Combinational Logic Devices Based on the Self-dual Complement to Constant-weight Code
за авторством: D. V. Efanov, та інші
Опубліковано: (2020) -
Codes with summation detecting any symmetric errors
за авторством: V. V. Sapozhnikov, та інші
Опубліковано: (2017) -
Organization of combinational circuits concurrent error detection systems based on the modified code with summation of weighted transitions
за авторством: V. V. Sapozhnikov, та інші
Опубліковано: (2016) -
Organization of combinational circuits concurrent error detection systems based on the modified code with summation of weighted transitions
за авторством: V. V. Sapozhnikov, та інші
Опубліковано: (2015)