Checkability of the circuits in FPGA designs according to power dissipation
Збережено в:
| Дата: | 2019 |
|---|---|
| Автори: | V. V. Antonjuk, O. V. Drozd, Ju. V. Drozd, G. S. Stepova |
| Формат: | Стаття |
| Мова: | English |
| Опубліковано: |
2019
|
| Назва видання: | Technology and design in electronic equipment |
| Онлайн доступ: | http://jnas.nbuv.gov.ua/article/UJRN-0000994762 |
| Теги: |
Додати тег
Немає тегів, Будьте першим, хто поставить тег для цього запису!
|
| Назва журналу: | Library portal of National Academy of Sciences of Ukraine | LibNAS |
Репозитарії
Library portal of National Academy of Sciences of Ukraine | LibNASСхожі ресурси
-
Контролепридатність схем в FPGA-проектах за ознакою розсіюваної потужності
за авторством: Antoniuk, V., та інші
Опубліковано: (2019) -
Optimization of the Mealy Automaton Circuit in the FPGA Basis
за авторством: O. O. Barkalov, та інші
Опубліковано: (2022) -
Efficiency of the computation bitwise pipelining in FPGA-based components of safety-related systems
за авторством: V. V. Nikul, та інші
Опубліковано: (2018) -
Intellectual Memory System with the Partitioned Modules on FPGA and Ring-bus Circuits
за авторством: A. V. Palagin, та інші
Опубліковано: (2017) -
Ефективність порозрядної конвеєризаціїї обчислень у FPGA-компонентах систем критичного застосування
за авторством: Nikul, V. V., та інші
Опубліковано: (2018)